"4D Simulation"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

중앙대학교 common emitter amplifier 전자회로설계실습 피드백 증폭기 cs ce cc amplifier 기초 전자 실험 Skyler Hansen stan checketts vsim kenneth bronson 브이심 사비나

판매자 표지는 다운로드시 포함되지 않습니다.

"4D Simulation" 검색결과 381-400 / 1,322건

판매자 표지

신호 시스템 기말 프로젝트 자료

고는 matlab이 계속 error가 발생하여a=2 b=1 c=0.2 d=0.4 m=2 n=3 으로 두었다.1) CommandFig 1 y(t) command window solved ... 시키는 프로그램을 작성해보았다.a=2 b=1 c=0.2 d=0.4 m=2 n=31) CommandFig 3 X(s) command windowFig 4 H(s) command windowFig ... 신호 시스템 기말 프로젝트OOO공학과김OO입력 신호x(t)=ae ^{-bt} u(t) t>0 일 때x(t)=ae ^{-bt}입력/출력의 2차 선형 상미분 방정식{d ^{2} y

리포트 | 4페이지 | 3,000원 | 등록일 2019.11.06

다운로드 장바구니
아주대학교 전자회로실험 설계1 C 측정 결과보고서

of interest, 공적인 지위를 사적 이익에 남용할 가능성)3. 정직성: 청구 또는 견적을 함에 있어 입수 가능한 자료에 근거하여 정직하고 현실적으로 한다.4. 뇌물 수수 ... ? 오실로스코프? 커패시터? OP-AMP : 741C? 저항 :10k OMEGA - 2개,100k OMEGA < 실제 사용한 저항 값 >4. 실험결과1)0.1 mu F 일 때C[F]C[F ... 있었다. 위의 실제 실험 결과와 PSpice Simulation 결과를 보면 Simulation에서 사각파 10V _{P-P}를 걸어준 것과 달리 실제 실험에서는 5V _{P-P

리포트 | 8페이지 | 1,500원 | 등록일 2020.06.06

다운로드 장바구니
시립대 전전설2 [2주차 예비] 레포트

, Speed -4, synthesis Tool XST, Simulator lSim, Preterred Language Verilog를 설정해준다.2)symbols에서 and2를 sc ... hemetic에서 만들어주고 만들어준 source를 add source를 이용해서 삽입하여준다.3)and gate의 각 포트별로 포트 핀 번호를 입력해준다.4)initilize c ... )New Project Wizard에서 family: spatan3, Device : XC3S200, pakage PQ208, Speed -4, synthesis Tool XST

리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
시립대 전전설2 [8주차 예비] 레포트

을 FND와 FND Array에 표시하시오Parallel Load Data D~A: Bus Switch 1~4Count Up: Button Switch 1Count Down ... -> Implement Design 다시 Compile -> Simulation에서 조건에 맞도록 파일 수정 -> Simulation -> Generate Programming ... File 실행 IMPACT 실행 -> 동작 확인2. Results of this Lab (실험 결과)첫번째 실험. 지난 실험 마지막 과제였던 4-bit counter의 출력 값

리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
[2018 : 방통대 시뮬레이션] 시뮬레이션 과제물

");printf( "SIMULATION FOR DOUBLE QUEUEING SYSTEM \n\n");printf( "THE TIME STEP= %d\n", tstep);printf ... 하여 시뮬레이션 하고 프로그램과 결과를 제출한다.또한 처음부터 도착한 고객 4명에 대하여 아래 공통조건에서 제시한 결과분석표를 완성하여 제출한다. 단, 결과분석표 작성 시 종료시간은 4번 ... 째 고객이 도착한 시간을 종료시간으로 한다.유형 C형, D형3.2절 복수창구의 대기행렬 시스템 p74 도착형태= 평균36명, 주유대=2대, 봉사형태=평균 6분, 시뮬레이션 시간

방송통신대 | 9페이지 | 3,000원 | 등록일 2019.07.02 | 수정일 2019.10.04

다운로드 장바구니
중앙대학교 실험 예비 보고서 (PLL)

위상검출기Simulation tool (PSPISE)를 이용하여 아래 그림 6-1의 XOR를 이용한 위상 검출기의 특성을 파악하고V _{1}과V _{2}의 위상 차이 변화에 따른V ... _{eqalign{out#}} 전압의 평균값 특성을 그리시오.1. 위상차 없음2. 위상차 90°3. 위상차 180°7-3-4 위상제어루프 설계그림 6-2의 회로 ... 를 Simulation tool (PSPISE)로 설계한다. 이때 본인이 중요하다고 생각하는 단의 파형을 관찰하고 제시한다.7-3-5 VCO의 Gain(A) Vc가 VDD/2일 때 VCO의 Gain

리포트 | 8페이지 | 1,000원 | 등록일 2020.01.13

다운로드 장바구니
성인간호학 임상상황시연 시나리오 에스바(SBAR) 치료적의사소통 적용사례

성인간호학 실습Ⅰ임상상황시연과목성인간호학 실습Ⅰ담당 교수님학년, 반학번, 이름제출일Simulation Templates1. Title : 산소포화도 측정 및 객담 완화를 위한 ... Nebulizer를 이용한 대상자 간호* Simulation 시간 : 7분* Simulation 장소 : Simulation Room* 표준화 환자 : 있음* Debriefing ... 내용을 보고하고, 처방을 받는다. 대상자에게 Nebulizer를 시행한다.4. 대상자 정보성명 / 나이/ 성별박OO / 69세 / 남자신장 / 체중 / 직업 / 학력175cm

리포트 | 9페이지 | 1,500원 | 등록일 2020.06.02 | 수정일 2020.11.06

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - SR Latch, Level-Sensitive D-latch, D Flip-Flop

하다.? 실험결과(1) Simulation(2) RTL Viewer2.4 Gated D-Latch, edge triggered D Flip-Flop? 실험목적 : D-latch 와 D ... functional and timing simulation.(3) CodeFigure 1에 나타난 회로를 그대로 구현.? 실험결과(1) Simulation(2) RTL Viewer2.2 D ... -latch? 실험목적 : Level-Sensitive D-latch를 Behavior 방식으로 구현할 수 있다.? 실험내용(1) SummaryFigure 4 shows the

리포트 | 12페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
[전자전기컴퓨터설계실험1] [전전설1] PSpice를 이용한 전기회로의 시뮬레이션 예비레포트

와 실행 PAGEREF _Toc447131357 \h ３ Hyperlink \l "_Toc447131358" (4) RC 회로 Simulation PAGEREF _Toc ... 면 Transient를 클릭, Print Step의 값과 Final Time의 값을 100µs, 0.1s로 각각 바꾼다.(4) RC 회로 Simulation파일을 저장하고 Simulate ... 447131358 \h ４ Hyperlink \l "_Toc447131359" II. 실험 장비 및 재료 PAGEREF _Toc447131359 \h ４ Hyperlink \l "_Toc

리포트 | 13페이지 | 1,500원 | 등록일 2019.11.16

다운로드 장바구니
디지털시스템실험 2주차 예비보고서

Scale Integration)설계 및 칩 제작을 이끌어준다. HDL의 주요한 사용은 설계자가 설계회로를 제작하기 전에 회로의 동작여부를 시뮬레이션하는 도구이다.4. Verilog ... 는 다음과 같은 I/O 들로 구성되어 있다.A. Clock B. ResetC. LED D. Button SwitchE. DIP Switch F. 7-Segment 1 DigitG. 8 ... / Device : EP4CE30F23C83. File > New 메뉴를 선택한다. 나타나는 창에서 Verilog HDL File 을 선택한다.4. 그림 1과 같은 모듈을 설계하고 C

리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
입력 DC 12V를 출력 4.0V/2A로 변환하는 벅 컨버터를 설계하시오.

=I _{2} -I _{1})② Mode2 : Switch OFF, D ON ,i(0)`=`I _{2}그림4. Mode2에서의 회로0`=`L {di} over {dt} +Vo ... 1. 설계 계획입력 DC 12V를 출력 4.0V/2A로 변환하는 벅 컨버터를 설계하시오.Specifications : 인덕터 전류 연속, 출력리플전압 실효치 20mV 이하, 입력 ... 12Vdc, 출력 4Vdc/2A2. 기본 이론(1) 벅 컨버터 회로의 동작 원리 이해그림1. 벅 컨버터 회로Buck Convertor에 있어서, 평균 출력 전압V _{a}는 입력

리포트 | 11페이지 | 2,000원 | 등록일 2019.08.29

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습5 [예비레포트]

Simulation 결과는 아래 그림 28과 같다.그림 SEQ 그림 \* ARABIC 28 4bit Shift Register Simulation 결과위의 D-FlipFlop과 4bit ... 하기위한실험순서(1) Procedure of the Lab 1.4bit Shift Register 설계입력 D : BUS Switch 1입력 CLK : Button Switch 1 ... 하고 실험을 시작한다.3. InLab가. supposed result(1) Procedure of the Lab 1.4bit Shift Register 설계입력 D : BUS

리포트 | 16페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
[제어공학실험] 2차 지연요소

하시오.오실로스코프Pspice Simulation[5.4] 콘덴서C _{1} =0.047 mu F, 콘덴서C _{2} =0.1 mu F 로 했을 경우V _{01}과V _{02 ... }를 관측하시오. Pspice에 의한 시뮬레이션 결과와 비교하시오.오실로스코프Pspice Simulation[5.5]R _{2} =R _{4} =10KΩ,C _{1} =0.022 mu F ... 실험 13. 2차 지연요소-목차-1. 【실험목적】…(2p)2. 【기본이론】…(2~4p)3. 【실험회로】…(4p)4. 【사용기기 및 재료】…(4p)5. 【실험순서 및 결과】…(5

리포트 | 7페이지 | 1,500원 | 등록일 2020.04.07

다운로드 장바구니
시립대 전전설2 [9주차 결과] 레포트

의 내용은 변경하지 않고 커서만을 home 위치로 옮긴다.Entry mode set데이터를 read하거나 write할 경우에 커서의 위치를 증가시킬 것인가(I/D=1) 감소 ... 시킬 것인가(I/D=0)를 결정하며, 또 이때 화면을 시프트 할 것인지(S=1) 아닌지(S=0)를 결정한다.Display ON/OFF control화면 표시를 ON/OFF 하거나(D ... 을 통해 구하고자 하는 데이터와 이를 획득하기 위한 실험 순서(1)(2)(3)(3)(4)(5)(6)(7)L(8)(9)(10)실험 순서프로젝트 생성 -> Source 작성

리포트 | 11페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
판매자 표지

SWMM을 이용한 민감도분석 토목종합설계 A+보고서

. Shape28Ⅵ-3. Outfall29Ⅵ-3-1. Invert EI.29Ⅵ-4. EPA SWMM 5.1 Simulation29Ⅶ. EPA SWMM 5.1 민감도분석 32Ⅶ-1 ... 설치 확대 및 수도요금 현실화 추진출처[관련자료] : http://news.dreamwiz.com/NEWSAWK9cjuGQi9FNMj9N4sd- 경산시 [수도시설 기술진단 및 물 ... . RainGage 결정13Ⅲ-2. Point14Ⅲ-2-1. Area14Ⅲ-2-2. % lmperv15Ⅲ-2-3. % Slope17Ⅲ-3. EPA SWMM 5.1 Simulation18Ⅲ-3

리포트 | 37페이지 | 5,000원 | 등록일 2020.06.24

다운로드 장바구니
[제어공학실험]비례제어기를 갖는 폐루프 제어

? MATLAB Simulation이득1이득10이득정상편차정정시간10.555.6ms100.092.4ms500.0182.15ms1000.0098.1ms이득50이득100?C _{1 ... 제어공학실험Ⅱ실험 15. 비례제어기를 갖는 폐루프 제어목차1. 【 실험 목적 】2. 【 기본 이론 】3. 【 실험 회로 】4. 【 사용기기 및 재료 】5. 【 실험순서 및 결과 ... (s)} over {D(s)}} = lim _{s` -> 0} {{1} over {{(1+sT _{1} )(1+sT _{2} )} over {K} +K _{p}}} = {1

리포트 | 10페이지 | 1,500원 | 등록일 2019.03.12

다운로드 장바구니
(결과보고서) 전자회로 설계 및 실습 MOSFET Current Mirror 설계 실험8

하여 각각의 출력저항 RO의 값을 계산하였다.2. 설계실습 결과4.1 단일 Current Mirror 구현 및 측정(A) Power Supply를 연결하지 않은 그림 1의 회로를 3.1 ... (D의 실제 값을 측정, 기록한다. VCC와 VDD 에 10 V를 인가하고 M1, M2의 VGS, VDS를 측정 기록한다. 또한 각 저항 사이의 전압을 이용하여 IREF와 IO ... 를 계산, 기록한다.Digital Multimeter로 측정한 결과 사용한 저항의 실제 값은 RL = 499Ω, R1 = 759Ω 이다.측정값Simulation측정값SimulationV

리포트 | 6페이지 | 3,500원 | 등록일 2020.04.13

다운로드 장바구니
MATLAB 프로그래밍 과제 팀프로젝트

MATLAB 프로그래밍Team Project : Pump Simulation(Crank Silder)1. m-file---------------------------------- ... ------% 피스톤 스트로크 프로그램function d = stroke1(L_1,L_2)% 입력 변수% 연결로드 = L_1% 크랭크 = L_2% 각가속도 = w_0% 시간 = t ... % 각속도(A의 각도) = A% B의 각도 = B% 출력 변수% 피스톤 스트로크 = d% 입력부L_1 = input(‘L_1의 값을 입력하시오 : ‘)L_2 = input(‘L_2

리포트 | 3페이지 | 1,000원 | 등록일 2019.05.20 | 수정일 2020.06.22

다운로드 장바구니
[전자전기컴퓨터설계실험1] [전전설1] PSpice를 이용한 전기회로의 시뮬레이션 결과레포트

와 실행 PAGEREF _Toc447744898 \h 4 Hyperlink \l "_Toc447744899" (4) RC 회로 Simulation PAGEREF _Toc ... Time의 값을 100µs, 0.1s로 각각 바꾼다.(4) RC 회로 Simulation파일을 저장하고 Simulate를 누른다.Get New Part에서 소자들을 찾아 회로를 구성 ... , PSpice A/D, Probe로 구성되어 있으며, 18,000개의 analog library와 2,000개의 Digital library를 갖추고 있다.(2) PSpice의 단축키

리포트 | 11페이지 | 1,500원 | 등록일 2019.11.16

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - Numbers and Displays

switches and observing the displays.⑶ Code⑷ Simulation(5) Flow-chart2.2 partⅡ: 4-bit Binary to 2 ... binary on 6-bit output- Want illuminate one of 60 lights for each binary number- Use 6x64 decoder (4 ... yard switch-Mux Internal Design-Mux Commonly Together ? N-bit MuxEx) Two 4-bit inputs, A(a3,a2,a1,a0

리포트 | 11페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니

이전10개 15 16 17 18 192021 22 23 24 다음10개

파워링크

신청하기