"디지털 논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 fpga 프로젝트 텀프로젝트 회로 디지털집적회로 논리회로 신호등 디지털공학개론

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털 논리회로" 검색결과 381-400 / 4,288건

서강대학교 디지털논리회로실험 4주차결과

디지털논리회로실험실험4. Mux, Demux, Comparator담당교수 : 김 영 록제 출 일 : 2013. 10. 08.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... 한 회로Tri-state buffer를 CMOS로 구현하면 Input과 Enable 단자가 NAND와 NOR gate를 통해서 PMOS, NMOS gate에 입력으로 들어가게 된다 ... buffer의 Output에서 바라본 회로에서 아무것도 연결되어있지 않으므로 High-Impedance상태로 동작하게 된다. EN단자에 1을 넣어주면 위의 회로는 Input을 그대로

리포트 | 9페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
서강대학교 디지털논리회로실험 3주차결과

디지털논리회로실험실험3. Decoders and Encoders담당교수 : 김 영 록제 출 일 : 2013. 10. 01.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... 의 코드체계를 다른 코드체계로 변환하는 논리회로이다. 위의 회로에서는 n-bit binary code가 사용되는데, n개의 Input에 따른2 ^{n}가지의 output을 내보낼 수 ... encoder의 동작 원리를 이해한다.● FPGA와 VHDL을 이용한 회로의 구현방식을 이해한다.3. Quiz 및 이론① EI = 0, Input이 10110010일 때의 Output

리포트 | 8페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
서강대학교 디지털논리회로실험 9주차결과

디지털논리회로실험실험9. Memory elements : ROM/RAM담당교수 : 김 영 록제 출 일 : 2013. 11. 19.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... . 실험 내용 및 결과분석① Step 1~7● 구현한 회로는 다음과 같다. 여기에서 중요하게 살펴봐야 할 신호는 DIP_SW[3..0]으로 입력해주는 FPGA[3..0]신호이다. 이 ... 하였다. 실제 7-segment에 ROM의 data를 읽어 display하는 실험을 진행하기 위해 구현한 회로는 다음과 같다. LED7-0까지의 data값을 hexa로 바꾸어주는 과정은 앞

리포트 | 7페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
서강대학교 디지털논리회로실험 5주차결과

하는 회로이다. 각 bit은 Logic으로 1 또는 0이기 때문에 세 bit에 대하여 일치하는지 여부를 판단하여야 한다. 이 때 세 bit가 일치해야만 A=B가 된다.XNOR

리포트 | 9페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
실험1 실험(1) 프로젝트 디지털논리회로 도어락 설계

실험(1)FINAL PROJECT 보고서소 속학 번이 름담당 교수 / 조교제 출 일 자1. PROJECT 개요한 학기동안 디지털논리회로 과목에서 배운 전반적인 이론들을(기본논리 ... 하면 3이되는 순한 B세그먼트에 전원이 들어오게 된다.LOSIG WORK‘S로 회로도 구현4. 고 찰1학기 동안 디지털논리회로 수업에서 습득한 이론으로 실험수업을 하면서 사용 ... 게이트, 카운터 jk플립플롭, d플립플롭 등을 )을 사용하여 실험했던 관련 이론들을 복합적으로 사용하여 수행하는 프로젝트이다.2. 관련이론 및 사용부품(1) 레귤레이터회로도에 5V

리포트 | 12페이지 | 2,000원 | 등록일 2014.09.21

다운로드 장바구니
[디지털논리회로] 커피자동판매기 설계

diagram) 상태표 (State table) 간소화 ( 카르노맵 이용 ) 회로 설계 시뮬레이션 Case 1. 250 원에서 50 원이 입력되었을 때 Case 2. 250 원 ... -Flop 의 회로도와 진리표 및 여기표 Q(t) Q(t+1) J K 0 0 0 X 0 1 1 X 1 0 X 1 1 1 X 0상태도 (State diagram) 0 (000) 50 ... 01 10 11 000 001 011 010 110 111 101 100 C = wH + wyF D = wyH - 12 -회로구성 - 13 - F w H F F+wH w’ H F

리포트 | 25페이지 | 2,000원 | 등록일 2011.06.29

다운로드 장바구니
[디지털논리회로/임석구/개정3판]연습문제 1장풀이-족보

[디지털논리회로/임석구/개정3판] 3판 연습문제 1장풀이디지털 논리회로 Solution of Chapter 11. 아날로그 신호와 디지털 신호의 차이점을 설명하여라.? 아날로그 ... %15. 조합논리회로와 순서논리회로 분류① 조합논리회로② 조합논리회로③ 조합논리회로④ 순서논리회로⑤ 조합논리회로16. 양자화 잡음 및 제거 방법표본화 간격을 균등하게 할 때, 원 신호 ... 신호 : 온도, 습도, 소리, 빛 등과 같이 시간에 따라 연속적인 값을 갖는 신호? 디지털 신호 : 분명히 구별되는 두 레벨의 신호값 만을 갖는 신호(+,-)2. 대표적인 아날로그

리포트 | 4페이지 | 1,000원 | 등록일 2016.04.16 | 수정일 2016.04.18

다운로드 장바구니
2019년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 예비7 논리함수와 게이트

신호가 가해진 후 논리연산 결과가 게이트의 출력으로 나올 때까지 아주 짧은 시간이 지연되는데 이 시간을 전파 지연시간이라고 한다.

리포트 | 6페이지 | 1,500원 | 등록일 2020.09.05

다운로드 장바구니
디지털논리회로리포트(4진업카운트설계)

JK FF을 활용한 동기식 4진 업 카운터 설계CKQ(t)Q(t+1)JKQ1Q0Q1Q0J1J0K1K00000101dd101101dd121011d10d31100dd11□ 여 기 표Q1Q00100d11dQ1Q0010dd111Q1Q0010d01d1Q1Q0010111dd□ 카..

리포트 | 1페이지 | 1,000원 | 등록일 2012.11.27

다운로드 장바구니
3장. 디지털 논리회로의 조합 및 응용 . 결과레포트

3장. 디지털 논리회로의 조합 및 응용1. 실험 목적▶ X-OR gate에 대한 동작원리 이해▶ X-NOR gate에 대한 동작원리 이해▶ X-OR 및 X-NOR gate에 대한 ... 응용2. 관련 이론● Exclusive OR gate- Boole 대수로 정의되지 못하는 응용논리연산 수행- gate들의 조합논리로 정의됨- Y = A?B = A′B + AB ... 로 정의되지 못하지만 결합법칙 성립- X-OR의 부정을 표현함- Y = (A?)′ = AB + A′B′▶ Exclusive NOR gate circuit3. 기기 및 디지털소자 리스트

리포트 | 19페이지 | 2,000원 | 등록일 2013.10.16

다운로드 장바구니
디지털논리회로 레포트(전가산기)

>2. 이론◆디지털 입력소자◆반가산기< 논리회로 > < 시뮬레이션 >◆전가산기< 논리회로 > < 시뮬레이션 >◆AND, NOT, OR, XOR, XNOR< AND 논리회로 및 ... 캐리 C가 되며, 뒤의 디지트가 S로 표시된다.입력출력XYCinSCout*************011010101010110100100010111< 진리표 > < 논리식 >< 논리회로 ... 진리표 > < NOT 논리회로 및 진리표 >< OR 논리회로 및 진리표 >< NOT AND OR 논리회로 > < NOT AND OR 시뮬레이션 >< XOR 논리회로 및 진리표

리포트 | 4페이지 | 1,000원 | 등록일 2011.03.03

다운로드 장바구니
논리회로-디지털시계 설계 텀프로젝트 발표자료

..PAGE:1Digital logic designTerm project11조..PAGE:2topic..PAGE:3Topic : 디지털 시계..PAGE:4Design ... ..PAGE:12Step 7 : implementation▲ 오전 오후 표시부▲ 시간 표시부..PAGE:13Step 7 : implementation▲ 단발 펄스 회로(시간 조절 회로)

리포트 | 15페이지 | 1,000원 | 등록일 2013.12.22

다운로드 장바구니
[디지털논리회로] 프로젝트 - 고속 동작 덧셈기 설계

디지털회로설계프로젝트 #21. 제목- 고속 동작 덧셈기 설계2. 설계 목적- 고속 동작 덧셈기의 설계를 통해 덧셈 과정에 있어서 carry의 역할을 이해하고 carry 처리 방법 ... 다. 가산기(adder)의 기본 원리는 10진수의 덧셈에서 같은 자리 수들의 합이 10을 넘게 되면 자리를 올려주는 방식으로 덧셈을 하는 것이다. 디지털 회로에서는 이러한 원리 ... 기는 32-비트의 입력과 출력을 가지도록 한다.2) 설계 내용- VHDL 언어를 사용하여 설계한다. 이 때 각 논리 게이트는 특정한 지연시간을 가지도록 설계한다.- 32-비트 입력

리포트 | 19페이지 | 1,000원 | 등록일 2014.05.06

다운로드 장바구니
[논리회로] 디지털시계 설계 텀프로젝트 제안서

Digital Logic Term Project Proposal수강번호132411 조■ Title : 24시간 표현 디지털시계■ Objective24시간이 표현되는 디지털시계 ... 를 논리회로 소자를 이용하여 구현 해 본다.JK플립플롭으로 카운터 회로를 만들어 AND, OR 등의 게이트와 함께 시간 표시 체계를 구현한다.▶Example : Clock System ... ■ Job assignment▶공동작업아이디어 제안, 회로 시뮬레이션, 제안서 제작▶개인작업- 아이디어 제안- 불참- 회로 시뮬레이션, 보고서 작성- 회로 시뮬레이션, 보고서 작성

리포트 | 2페이지 | 1,000원 | 등록일 2013.02.06

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 13장. 동기식 D, T 플립플롭 결과레포트

논리회로실험 A반결과13장동기식 D, T 플립플롭5조이름학번실험일15.05.26제출일15.06.02실험에 사용된 기기 및 부품 : 오실로스코프, HD74LS74AP, GD74LS ... 76AN,, 직류전원공급장치,디지털 실험장치, 전압계실험 13.2 D 플립플롭 응용(1) IC 7474를 이용한 지연회로의 회로도 이다. 회로도에 IC 핀번호를 작성하여라.(2 ... 력 Q=0이된다.실험 13.3 T 플립플롭 응용(1) IC 7476(Dual JK Flip-Flop)를 이용한 T 플립플롭의 회로도이다. 회로도에 IC핀 번호를 작성하라.(2) Q

리포트 | 3페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 11장. 비동기식 RS 플립플롭 결과레포트

논리회로실험 A반결과12장비동기식 RS 플립플롭5조이름학번실험일15.05.12제출일15.05.12실험에 사용된 기기 및 부품 : HD74LS02P, HD74LS04P, HD74 ... LS00P실험 11.1 NOR 게이트를 이용한 비동기식 RS 플립플롭1. NOR 게이트를 이용하여 비동기식 RS 플립플롭을 구성한 회로도에 핀 번호를 작성하라.2. 다음과 같이 입력 ... ="11" 인 경우에는 출력 값을 결정할 수 없는 불확실(Unknown)상태가 된다.실험 11.2 NAND 게이트를 이용한 비동기식 RS 플립플롭1. 논리 게이트를 이용하여 비동기식

리포트 | 2페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2017.10.17

다운로드 장바구니
논리회로설계실험 프로젝트_digital door rock

과 목 : 논리회로설계실험과 제 명 : 프로젝트 결과보고서(P_6조)담당교수 : 조준동 교수님학 과 : 전자전기공학과학 년 : 3학년학 번 : 2006312687 ... , 2006312117이 름 : 서 영 진, 김 현 기학 번 : 2007310623, 2007313531이 름 : 정 광 수, 손 계 익제 출 일 : 2011. 6. 2111_1학기_논리회로설계 ... 있는 디지털 도어록은 FSM 이론과 카운터를 이용해 설계할 수 있는 대표적인 회로의 하나이다. 이와 같은 디지털 도어록을 설계하기 위해서 기본적으로 필요한 개념이론들은 이 다음

리포트 | 44페이지 | 4,000원 | 등록일 2012.03.20

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 11장. 비동기식 RS 플립플롭 예비레포트

- 비동기식 플립플롭과 동기식 플립플롭의 차이에 대해 이해한다.- 동기식 RS 플립플롭의 동작을 이해한다.2. 플립플롭의 기능에 대하여 기술하시오.디지털 논리회로는 조합논리회로 ... 논리회로실험 A반예비11장비동기식 RS 플립플롭5조이름학번실험일15.04.28제출일15.04.281. 이 장의 실험 목적에 대하여 기술하시오.- 플립플롭의 동작원리를 이해한다. ... 와 순서논리회로로 크게 구분할 수 있다. 조합논리회로는 출력이 현재 입력 값에 의해서 결정된다. 이것은 조합논리회로의 특성이다. 즉, 회로의 출력은 입력이 인가되는 순서 및 입력이 인가

리포트 | 3페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2022.10.09

다운로드 장바구니
디지털논리회로verilog(full adder, 4bit full adder, comparator, 4bit comparator)

디지털 논리 회로 verilog 과제학과학년학번이름이번 과제는 verilog 프로그램을 통해서 full adder, 4bit full adder, comparator, 4bit

리포트 | 6페이지 | 1,000원 | 등록일 2017.01.06

다운로드 장바구니
최신 디지털회로실험 실험5 추가논리게이트

실험5. 추가 논리 게이트실험목표 :□ 실험을 통하여 OR와 XOR의 진리표 결정.□ 펄스 파형을 이용하여 OR와 XOR 논리게이트 테스트.□ OR와 XOR 게이트를 사용하여 4 ... 비트 2진수의 1의 보수 또는 2의 보수를 실행하는 회로 구성.□ 모의 실험용 결함에 대한 보수(complement) 회로의 고장 진단.데이터 및 관찰내용 :표5-2 표 5-3OR ... .4보수(complement) 스위치를 조작해도 출력에 아무 영향이 없다.배선이 잘못 됬거나 선에 문제가 있다.결과 및 결론 :OR, XOR 게이트를 직접 회로로 구성해봄으로서 진리

리포트 | 3페이지 | 1,000원 | 등록일 2012.12.02

다운로드 장바구니

이전10개 15 16 17 18 192021 22 23 24 다음10개

파워링크

신청하기