"디지털논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 verilog 게임 조도계 텀프로젝트 회로 디지털집적회로 and or not 게이트 디지털공학개론

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로" 검색결과 3,661-3,680 / 4,249건

[회로이론] And 게이트와 OR 게이트

디지털 논리 프로젝트학 과 : 정보통신공학부교수명 : 최 지은 교수님학 번 : ２００３５３０８이 름 : 함 형길제출일 : 2004.03.17목 차1. 실험 목적2. 사용 부품3 ... . 이론 ①AND게이트. . ②OR 게이트4. 실험 절차5. 실험 결과6. 반성7. 참고 문헌1. 목 적기본 논리회로 소자 중 AND, OR 게이트의 동작 특성을 이해한다.2. 사용 ... 과 같이 3입력 AND 게이트의 논리회로를 구성한다.④ 아래 그림과 같이 3입력 OR 게이트의 논리회로를 구성한다.5. 실험 결과? 결과 : AND 게이트와 OR 게이트의 차이점을 알

시험자료 | 5페이지 | 1,500원 | 등록일 2004.05.21

다운로드 장바구니
VHDL을 이용한 디지털 회로설계

가지 설계 기법을 적용할 수 있다. 즉 계층적 설계의 지원, 동기식/비동기식 설계 등이 가능하다.폭 넓은 기술 범위 : 시스템 레벨에서부터 논리회로 레벨까지 하나의 언어로서 모두 ... 한 합성 도구와 최적화 도구의 지속적 지원이 필요하다는 뜻이다.비효율적 회로의 생성 가능성 : VHDL로 설계한 후, CAD 툴이 합성한 논리회로는 사람이 직접 설계한 게이트 레벨 ... . VHDL 기본 구성4. 자료형과 객체5. 절차적?기능적?데이터 흐름적 표현6. VHDL Graphic & Text Design 실습(Max Plus 2)VHDL을 이용한 디지털

리포트 | 21페이지 | 1,000원 | 등록일 2005.05.19

다운로드 장바구니
verilog를 이용하여 0~99까지 segment에 출력할수있는 bcd카운터 설계

에서 0으로 될 때마다 1씩 증가한다.디지털 논리(BCD 카운터(0~99) 설계)학과:전자과4학년학번:2002122266이름:정해영제출일:2008/7/26 ... 들을 구하였다. 따라서 and와 or 게이트로 회로를 구성할수 있게 되었다. 이렇게 구한 값들에서 clock input을 적용해서 설계할수 있다.0~99까지 출력해야 하므로 이렇게 만들 ... 를 하다가 시행착오로 인해서 책에 있는 BCD 리플카운터 그림을 보고 verilog를 구현 하였다.2.회로도3.Verilog code//bcd count to 7segment

리포트 | 9페이지 | 1,500원 | 등록일 2008.07.31

다운로드 장바구니
VHDL코드를 이용한 spartan-3 보드구현(spartan 보드 사용법)

을 맞추고, Xilinx ISE 9.2i프로그램을 사용하여 VHDL을 이용한 디지털 회로 설계를 관리하는 project의 생성과 관리 그리고 시뮬레이션과 에뮬레이션을 통하여 실습 ... 로부터 논리 회로도를 추출하는 과정이다. 그러면 여러 단계를 거치는 시뮬레이션을 살펴보면 다음과 같다.요즘에는 VHDL 시뮬레이터가 너무 많기 때문에 특정 툴에 기반을 두고 설명 ... 다.하지만 설계해야 할 회로의 규모가 커지고 복잡도가 증가 함에 따라 이러한 방법은 한계에 도달하게 되었다. 따라서 알고리즘이나 기능레벨에서 설계가 가능하도록 하는 HDL이 출현

리포트 | 29페이지 | 3,000원 | 등록일 2008.06.01

다운로드 장바구니
고급디지털회로설계 - First 111 & Last two consecutive 111 detector

과목명 : 고급디지털회로설계< First 111 & Last two consecutive 111 detector >>1. Specification1) Input : 1-bit ... Brown 저, 서동신 역,『VHDL 설계를 이용한 디지털 논리』, 발행지: 한국맥그로힐, 2000.

리포트 | 9페이지 | 1,500원 | 등록일 2008.05.04 | 수정일 2019.04.12

다운로드 장바구니
차동증폭기와 능동부하에 대한 실헙 결과 보고서

(논리회로실험)실험. 4 차동증폭기와 능동부하(결과 보고서)실험 4-1 : 능동 부하 또는 전류 미러(current mirror) 회로1) 전류 미러의 특성회로 1. 전류 미러 ... 라 한다.4) 차동 증폭기의 입력 offset 전압(1),,으로 하여 다음 회로 3의 차동 증폭기 회로를 구성한다. 두 입력 단자를 접지시키고 출력 직류 전압을 디지털 멀티미터 ... 회로표 1. 전류 미러 회로에서 기준 전류와 출력 전류의 비교 (실제 실험 측정)VCC2V5V10V15VIR0.11mA0.31mA0.65mA0.99mAIO0.12mA0.36mA0

리포트 | 16페이지 | 2,000원 | 등록일 2007.06.18

다운로드 장바구니
7세그먼트 표시기 및 디코더

7세그먼트 표시기 및 디코더5-목 적- 7세그먼트 표시기의 동작 이해 및 BCD-to-7세그먼트 디코더 회로 설계 학습1. 7세그먼트 표시기7세그먼트 표시기라고 하는 소자는 0 ... 에 집적회로 설계자에 의해 디코더라는 이름이 붙여졌지만, 실제로는 4비트 십진수를 7비트 코드로 변환하는 코드 변환기라고 볼 수 있다.그림 5-5에 캐소드 공통형 7세그먼트 표시기 ... 세그먼트 디코더 기능을 갖는 TTL7세그먼트 표시기 및 디코더< 실험준비물 >품 명수량비 고디지털 실험장치1전원, 실험보드, 전압계, 전선 포함TTL 74001Quad 2-Input

리포트 | 10페이지 | 1,500원 | 등록일 2007.09.03

다운로드 장바구니
강원대학교 의학전문대학원 자기소개서

으로 논리적으로 해결하려기 위해항상 노력해왔습니다.2. 대학(원) 생활 (대학원을 다녔을 경우 대학원 포함)대학 생활 중에서 학업에 관해서는 과학의 원리에 대해 학습하는 기초과학 분야 ... 한 프로젝트에 참여하면서, 고도의 정밀함을 요구하는 전기회로 설계 및 회로제작을 많이 경험하였습니다. 소자의 적절한 배치로 기판의 이용면적을 최소화하는 것이 IC(Integrated ... Circuit)설계의 핵심입니다. 실제 회로 제작 과정에서는 작은 실수 하나가 회로 전체의 오작동을 유발하기 때문에 상당한 집중력과 세심함을 필요로 하는 일들이 많습니다. 또한

자기소개서 | 10페이지 | 3,000원 | 등록일 2009.09.18

다운로드 장바구니
[디지털실험]디지털실험

실험15. Up/Down 카운터 예비 보고서■ 목 적증계수, 감계수 및 증/감계수의 논리를 이해한다.■ 이 론증가 2진 카운터 sequence에서는 내부의 상태를 변화하는 과정 ... 하여 세는 데 사용될 수 있는 카운터는 Up/Down counter라 한다. 또한 Up/Down counter는 A/D(Analog-to-digital conversion)에 많이 ... . 회로를 구성하고 DCBA=1111로 세트시킨 후 클럭을 가하여 상태표를 작성하라. DCBA=0000까지 계수 한 후에는 어떤 상태로 변하는가?- Down counter

리포트 | 6페이지 | 1,000원 | 등록일 2006.01.08

다운로드 장바구니
[논리회로] 카르노맵

카르노 맵① 한 개의 논리 변수 A의 값은 0 또는 1 이기 때문에 두 개의 칸으로 표시한다.: 카르노 맵을 표현한 사각형의 오른쪽 칸을 1 에 대응하는 논리 변수, 왼쪽 칸은 0 ... 에 대 응하는 논리 변수라 한다.< 그림 3-1 1변수 카르노 맵 >A01X'X② 논리 변수 2개인 경우: 입력 가능한 값은 네 가지 조합.여기에 대응하는 최소항을 사각형 ... 을 간소화할 때에는 원래의 논리식에 의한 진리표에서 1인 것만 카 르노 맵에 표현하고, 이웃한 1끼리 묵는다.묶여진 사각형에서 조건에 변화가 없는 것만 추출하여 논리합으로 표현.: 그림

리포트 | 4페이지 | 1,000원 | 등록일 2003.01.08

다운로드 장바구니
세계 경제 변화에 따른 추구

과 논리 회로가 가능한 특별한 목적의 칩 개발. 1971년 11월초 마이크로프로세서 를 개발 최초의 마이크로프로세서는 InTell 4004는 2250개의 트랜지스터를 집적한것3)실리콘 ... 세계경제의 패러다임 패러다임: 시대적가치관과 미의식을 가리켜 패러다임인류사의 3대명 농헙혁명 신업혁명 디지털 혁명농업혁명 Bc 7000년경 산업혁명 1760년대 디지털혁명 ... 로 시작 1760~1820년사이, 독일 1834년~70년간,미국 1820년 60년간,일본20세기초한국 1960년대 제12차 경제개발 5개년 계획과 더불어 시판산업사회와 디지털세대1) 제

리포트 | 11페이지 | 2,500원 | 등록일 2007.11.08

다운로드 장바구니
[BJC] BJT technologies

시켜 diode를 부착시칸 DTL 패밀 리가 출현하게 되었다먼저 DTL,NAND 게이트의 논리회로를 그림에 소개하여 본다다이오드 D1, D2 및 D3가 입력단에 부착되어 있 ... 어 트랜지스터가 ON 되어 사실은포화상태가 된다. 따라서 출력전압 0.2V 정도의 LOW 전압이 출력된다. 이와 같이 하여 DTL회로의 전체 논리기능은 NAND 기능이 된다.DTL회로 ... 경제적이다. 그러나 이러한 DTL도 다이오드를 트랜지스터로 대치한 TTL의 출현으로 사라지게 되었다.{그림 DTL 회로TTL 논리계열TTL논리 IC 패밀리는 중규모 집적(MSI

리포트 | 7페이지 | 1,000원 | 등록일 2005.03.30

다운로드 장바구니
[스위치&타이머] 스위치&타이머

Debouncing Switches디지털 시스템에서 입력은 기계적 스위치에 의해서 생성될 수 있다. 이 스위치의 한쪽으로 연결되면 논리 값 1이 되고, 반대편이면 논리 값 0 ... 이 된다. 기계적 스위치는 시작, 중단 혹은 리셋을 위해서 사용되기도 한다. 디지털 회로를 실험실에서 점검할 때, 입력은 일반적으로 스위치에서부터 생성된다. 기계적 스위치의 공통 ... 커피시터로 정확하게 조절한다.{그림 비안정 회로발진기로 이용되는 LM 555 타이머의 논리 기호는 그림 2에 있다. 타이밍 커패시터 C는 저항 RA와 RB를 통해서 +VCC

리포트 | 4페이지 | 1,000원 | 등록일 2004.12.13

다운로드 장바구니
영재아에 대한 창의성 교육의 적용

로 기술하여 표현하는 단계이다. 이 단계에서는 디지털적 사고 방식이 우세하게 나타난다.아날로그적 사고는 논리적인 사고나 구성에서 해방, 아이디어를 계속적으로 창출하는 데 기여 ... 롭게 연합한다.셋째, 디지털 사고방식과 아날로그적 사고방식이 균형과 조화를 이룰 때 창의성이 잘 발현될 수 있다. 디지털적 사고방식이란 기초 지식을 바탕으로 이미 인정되고 있는 가설 ... 으며, 전문적인 발전을 이룩할 수 있고, 실용성을 가진다. 이런 디지털적 사고에 의한 기존의 지식을 바탕으로 한 결합으로도 훌륭하게 창의성을 발휘할 수 있다. 반면, 아날로그적 사고

리포트 | 7페이지 | 1,500원 | 등록일 2007.12.23

다운로드 장바구니
화합물 반도체

, ZnS또 2원 화합물만이 아니라, 3원(GaAsP), 4원(InGaAsP) 화합물도 있으며 고속논리소자, Iaser diode, LED로서의 이용가치가 크게 주목을 받게 되었다.장차 ... 이 실리콘 지적 회로에 비해 용이함온도 변화 및 동작 전압의 변화에 민감하지 않음내 방사선 능력이 우수함특히 CDMA(Code Division Multiple Access) and ... TDMA(Time Division Multiple Access) 등의 마이크로파 디지털 시스템에서 성능 및 효율이 뛰어남.생산 기술이 아직 개발 단계에 있어서 생산비가 높지만, 양산

리포트 | 20페이지 | 2,000원 | 등록일 2009.01.02

다운로드 장바구니
[실험보고서] 10진 카운터 제작

(TTL & C-MOS)디지털 IC디지털 IC는 이른바 논리 회로를 만들기 위한 집적회로로서 최근에는 집적도가 높은 LSI이 시판되고 있다．전자회로를 다룰 때 디지탈 IC로 AND ... (Logic gate)는 디지털 언어인 0과 1을 나타내는 데 없어서는 안될 컴퓨터 부품이다. 불대수의 기본연산인 논리합, 논리곱, 논리 부정 등의 연산을 실행하기 위한 회로로서 논리게이트 ... (Logic gate)라고도 한다. 2진 정보를 취급하며 보통 2개 이상의 입력단자와 하나의 출력단자로 구성되며 디지털시스템의 기본 요소가 된다. 디지털 논리 gate의 기본

리포트 | 21페이지 | 1,000원 | 등록일 2003.12.21

다운로드 장바구니
VHDL를 이용한 LCD 설계

과 목 : 논리회로설계실험과 제 명 : LCD담당교수 : 김 종 태학 과 : 전자전기공학학 년 : 3 학 년학 번 :이 름 :제 출 일 : 08. 05. 28 ... 의 분주를 만들어주기 위한 내부 signal로써, load_100k는 digital_clock에서 variable값과 같은 역할이고, clk_100k는 clock의 값을 변경하기

리포트 | 16페이지 | 1,000원 | 등록일 2010.05.27

다운로드 장바구니
[논리회로] 레지스터와 카운터

적으로 리셋된다- R 입력 : 클럭과 관련된 연산을 수행하는 동안에는 논리-1을 우지해야 한다- 적재제어 입력 : 적재 제어입력과 클럭을 AND게이트로 AND시켜서, 이 AND게이트 ... .1. 개요■ 쉬프트 레지스터2진정보를 한 방향 혹은, 양 방향으로 쉬프트할 수 있는 레지스터◆ 논리적 구조 (a)직렬로 플립-플롭을 연결한 것으로, 한 플립-플롭의 출력을 다음 ... 레지스터에 저장하고서, 한 전가산기 회로를 통해서 한번에 한 쌍씩의 비트를 직렬로 더함- 각 쌍의 두 비트와 이전의 캐리를 하나의 전가산기에 입력하여 합산 후, 그 합을 한 번에 한

리포트 | 10페이지 | 1,000원 | 등록일 2003.05.11

다운로드 장바구니
연세대 전기전자 기초실험 7. 기본 논리 게이트 설계 실험 (결과보고서)

실험 결과 보고서실험 제목 : 7. 기본 논리 게이트 설계 실험학과학년학번분반실험조성명표 7-3. AND 게이트 실험 결과ABA?B000010100111표 7-4. OR 게이트 ... 결과AB001010100110① 여러 종류의 IC에 대해 소비 전력과 스위칭 속도 등을 조사 비교해 보시오.(TTL, CMOS 등에서)일반적인 Digital Logic은 TTL ... 가격이 저렴하다. 또한 품종이 풍부하고 많은 제조사에서 생산됨으로써 구입이 쉽고 개량형의 개발 등에 의해 Digital Logic에서 주류를 이루고 있다. CMOS는 저소비 전력

리포트 | 5페이지 | 1,000원 | 등록일 2007.12.30

다운로드 장바구니
[논리회로]인코더와 디코더

화 된 10진수로) 변환하는 조합 논리 회로를 말한다. 이런 인코더는 부호화 되지 않은 입력을 받아서 부호화된 출력을 내보내는 회로로서 2개의 입력과 N개의 출력을 갖고 출력 값 ... 를 입력하면 최대개의 출력을 갖는 조합 논리회로로 AND게이트가 사용된다. 이때 n비트의 정보 중에서 사용되지 않는 정보가 있거나 무정의(Don`t Care)입력이 있으면 출력은개 보다 ... 인코더(Encoder)디지털 시스템에는 모든 부호가 0,1열로 표시 되지만 우리 일상생활에는 10진수가 쓰여 진다.인코더는 이런 10진수를 2진수나 BCD코드 (2진수로 코드

리포트 | 4페이지 | 1,000원 | 등록일 2006.04.30

다운로드 장바구니

이전10개 179 180 181 182 183184185 186 187 188 다음10개

파워링크

신청하기