"베릴로그(Verilog)"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 시계 전전설2 verilog 자판기 베릴로그 ALU booth multiplier

판매자 표지는 다운로드시 포함되지 않습니다.

"베릴로그(Verilog)" 검색결과 301-308 / 308건

0~F 까지 나타내는 7 - 세그먼트 (SEVEN - SEGMENT) 결과 보고서

실험 보고서7-세그먼트전자공학과1. 실험주제→ 0~F 까지 7 세그먼트 구성하여 나타내기2. 실험목표→ 4개의 스위치를 사용하여 0~F까지의 7-세그먼트를 구성하기 위해서 진리표를 구성한후 그 진리표에 맞게 회로를 구성하여 시뮬과 동작결과를 나타내어라.3. 실험이론→ ..

리포트 | 17페이지 | 1,500원 | 등록일 2013.11.16

다운로드 장바구니
[공학기술]Verilog simulator를 이용한 MIPS single-cycle processor 설계

- 목 차 -* Part 1) Verilog simulator 사용방법 숙지 및 명령어 코드 작성 ---------------------- 2* Part 2) 프로세서 설계 확장 ... ---------------- 18Part 1----------------------- Verilog simulator 사용방법 숙지 및 명령어 코드 작성* verilog s

리포트 | 18페이지 | 1,000원 | 등록일 2007.06.06

다운로드 장바구니
4bit Full Adder (4비트 전가산기 구현) Verilog Design

회로★ Verilog Sourcemodule fulladder(x, y, cin, s, cn);output s, cn;input x, y, cin;wire s1, c1, c2

리포트 | 6페이지 | 2,000원 | 등록일 2009.11.12 | 수정일 2020.09.10

다운로드 장바구니
[공학]1×4 DEMUX의 verilog HDL 모델링

module DEMUX_1_TO_4 (I, S, D0, D1, D2, D3);input I;input [1:0] S;output D0, D1, D2, D3;reg D0, D1, D2, D3;always @ (I or S) begincase (S)(이하 생략)

리포트 | 1,000원 | 등록일 2007.02.23

다운로드 장바구니
[디지털공학]8비트 덧셈, 뺄셈기 verilog로 구현

1. 소스코드///////////////////////////////////////////////////////////////////////////////////////////////////////// File name : AddSub_8bit.v //module Ad..

리포트 | 3페이지 | 1,000원 | 등록일 2006.07.21

다운로드 장바구니
베릴로그를 이용한 FSM(Finite State Machine) 및 자판기 설계

논리회로실험FSM(Finite State Machine)및 자판기 제어기 설계1. Verilog Codemodule mealy (data_in, data_out, clock ... 적판기 제어 설계1. 실험 결과1)----------------------------Verilog Code----------------------------module coin ... 지는 않았다.2) 200원이 자판기에 넣어졌을 때 돈을 되돌려 받을 수 있도록 설계하시오.----------------------------Verilog Code----------

리포트 | 14페이지 | 3,000원 | 등록일 2005.03.30

다운로드 장바구니
[논리회로, 전자계산기 구조]verilog HDL & xilinx 툴 사용법

Verilog2004.11.08 암호 및 보안 연구실 이 현 준Verilog HDL 이란? Verilog HDL의 역사 중요한 데이터 형 Module Port Data Types ... 게이트 수준의 모델링 Xilinx Tool 사용법Verilog HDL 이란?Verilog는 부품이나 보드 및 시스템 차원에서 전자시스템을 설계하는데 사용되는 HDL ... 년대 말까지, Verilog는 HDL의 사실상의 표준으로서 독점소유였으나, 후에 IEEE 표준(1995)이 되었다. Verilog HDL : 미 Cadence사 제품 C와 비슷

리포트 | 41페이지 | 1,500원 | 등록일 2004.12.07

다운로드 장바구니
[회로설계]Verilog를 이용한 간단한 ALU 구현

..PAGE:1간단한 ALU 구현..PAGE:2요구 사항간단한 ALU를 만든다.피연산자 두 개를 입력을 받는다.피연산자는 각각 8비트이다.8비트의 출력이 있으며 1비트의 케리 출력도 있다.ALU의 8가지 동작을 제어하는 제어신호 입력이 있다.(3비트)케리 입력이 있다...

리포트 | 31페이지 | 1,000원 | 등록일 2006.04.23

다운로드 장바구니

이전10개 7 8 9 10 11 12 13 14 1516다음10개

파워링크

신청하기