"논리회로실험 2"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 XNOR 집적회로실험 vhdl stopwatch 논리회로실험 2 두더지 잡기 디지털집적회로 레포트 and gate 예비 서강대 디논실 plc

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험 2" 검색결과 3,121-3,140 / 4,033건

컴퓨터

미적분 함수의 계산, 공정 관리를 위한 온도 조절, 프로세스 제어 및 미래 상품을 개발하고자 할 때 성능이나 특성에 대한 모의실험 등에 사용된다. 이 컴퓨터에는 증폭회로가 주로 ... 모든 자료를 코드화하여 사용하며, 필요한 정밀도까지 결과를 얻을 수 있는 컴퓨터로 논리회로가 주로 사용된다. 모든 동작은 프로그램에 의하여 수행된다. 아날로그 컴퓨터에 비해서 느리 ... ADPS(Automatic Data Processing System)로 부르고 있다. 이것은 단순한 산술계산 뿐만 아니라 인간의 논리적인 사고까지 대신할 수 있는 정보 처리 기계

리포트 | 6페이지 | 1,000원 | 등록일 2010.03.11

다운로드 장바구니
7-segment 점등 실험을 통해 timer와 counter의 원리와 회로구성을 이해한다.

1. 실험 목적7-segment 점등 실험을 통해 timer와 counter의 원리와 회로구성을 이해한다.2. 실험 과제LED 밝기 조절- 입력: 스위치 2개, 출력: LED1개 ... 형은 A형,캐소드 공통형은 K형이라고도 부른다6. 실험 결과① 회로 구성위의 LED의 A∼H를 각각 ATmega에서 출력하고자 하는 PA, PB, PC, PD 중에 (우리 는 PA ... , 7-Segment- 1개 스위치 입력에 의한 10단계 밝기 조절- 다른 스위치(2번) 입력-시간(초)표시, 발기 표시 선택- 각 밝기 단계 및 시간(초)를 7-Segment

리포트 | 9페이지 | 1,000원 | 등록일 2010.05.10

다운로드 장바구니
논리회로실험 결과 basic gate

었다.실험 3. 그림 2의 회로를 구성한 후 입력 A, B에 대한 X, Y, Z에서의 출력 값을 측정하여 truth table을 완성하라.Boolean Ep ... 실험 1. 그림 1과 같이 2-input AND gate를 이용하여 3-input AND gate를 구성한 다음 각각의 입력에 대한 출력의 결과를 토대로 truth table ... 의 [논리곱]을 뜻한다. 부울 대수로 정리하면 A와 B의 논리곱을 다시 C와 논리곱하는 것과 결과가 같다. 실험 결과에서 입력 신호가 모두 H일 때만 H값을 출력하고 그 외엔 L값

리포트 | 7페이지 | 1,500원 | 등록일 2008.01.17

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 3-예비,결과 보고서

해서 설계한 논리도를 바탕으로 7조의 회로도를 참고해서 작성했다.이 회로 설계에는 7404, 7408, 7411, 7427, 7432 총 11개의 IC를 사용했다. 실험중 ... 실험3 예비보고서① BCD 입력에 대한 9의 보수 생성기의 진리표를 작성하시오. 이 회로의 입출력 및 동작은 다음과 같다.A. 입력: 4 자리 BCD codeB. 출력:i. 입력 ... view를 이용해 얻은 것이다.실험3 결과보고서?설계된 회로의 동작 및 설계 방법에 대하여 검토하고 토의 사항을 기술하시오.input (BCD 9의 보수)output (7-segment

리포트 | 8페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
예비실험보고서1장

실험예비보고서 1주차1. and logic의 특성AND 회로는 두 개 이상의 게이트 0과 1개의 출력 단자를 갖고 모든 입력 단자에 1을 출력하는 회로이다. AND 회로는 접점 ... 다. AND회로는 A와 B를 곱한 논리 회로이기 때문에 그 결과는 아래와 같이 나온다.AXBA=0, B=0 = X=0A=0, B=1 = X=0A=1, B=0 = X=0A=1, B=1 ... = X=1AND 회로기호진리표2. or logic의 특성OR 회로는 2개 이상의 입력 단자와 1개의 출력 단자를 갖는다. 그리고 적어도 1개의 입력 단자에 1이 입력되면 결과로 1

리포트 | 2페이지 | 1,500원 | 등록일 2008.11.08

다운로드 장바구니
전시회 관람자에게 팜플릿을 주기 전에 시스템에 팜플릿을 통과시키면 전시회 관람자의 수가 7-segment에 출력되는 시스템

2009-2-회로이론 (2) 팀별프로젝트결과보고서과목담당교수님학과제출일제출인(11)조 Project-2 결과 보고서1. Project 명 : 전시회 관람자에게 팜플릿을 주기 전 ... 로 연결해주어야 한다. diode 구동 회로 때와 유사하게 저항 값을 설정하면 된다. LED segment의 전류가 20mA 이하가 되도록 하는 저항값을 설정한다.4-2-4 펄스 ... 발생부- 555 timer IC를 사용해서 1Hz 펄스를 발 생하는 회로를 구성한다.의 식을 이용하여f=1Hz가 되도록 R1,R2,C값을 정한다.따라서 저항은 R1=R2=33

리포트 | 24페이지 | 1,500원 | 등록일 2010.06.25

다운로드 장바구니
충북대학교 전기전자공학 디지털실험 7장예비보고서

실험 7. FPGA를 이용한 4비트 산술논리회로의 구현 및 검증목 적1. MyCAD에서 합성한 회로를 FPGA로 구현하는 방법을 익힌다.2. 실험 6에서 설계한 4비트 산술 논리 ... 까지의 실험처럼 개별 논리회로 소자를 이용하여 회로를 구현하는 것은 비용 및 시간이 많이 소요된다. 따라서 IC 칩으로 구현하기 이전에 FPGA(Field Programmable ... 사용되고 있다.본 실험에서는 MyCAD 프로그램을 사용하여 합성된 회로를 FPGA 칩으로 구현하여 회로의 동작을 테스트한다. 은 MyCAD를 이용하여 설계된 회로로부터 FPGA 칩

리포트 | 2페이지 | 1,000원 | 등록일 2008.02.18

다운로드 장바구니
교육심리학 수업

수 업 Chaptar. 07목 차 수업 이란 ? 1. Glaser – DeCecco 의 수업 모형 2. Carroll 의 완전 학습을 위한 수업 모형 3. Bloom 의 수업 ... 회로가 스스로 인내력을 발휘하여 학습에 보다 많은 학습시간을 할당하려는 의욕과 태도 를 뜻하며 , 일종의 학습동기이다 . 4) 수업의 질 : 수업의 질이란 학습과제를 개개 학생 ... 과정에 관한 경제학 ’이라 할 수 있다 . ⑤ 제시한 다섯 가지의 변인 중 ‘학습 기회’를 제외하고 나머지 변인 모두가 가설적 개념 이다 . 2-2. Carroll 의 완전 학습

리포트 | 36페이지 | 2,500원 | 등록일 2014.04.03

다운로드 장바구니
▶디지털 I/O◀

▶디지털 I/O◀▣ 실험 목적여기 예제들은 디지털 클럭, 디지털 카운트, 그리고 논리적 상태를 확인하는 회로들을 공부하기 위해 NI ELVIS 디지털 장치에 초점을 맞추고 있 ... 하면서 반복되는 것을 보았다.실험 2. 555 디지털 클럭 회로1) 555 타이머 칩, 10㏀ 저항 R, 100㏀ 저항 R, 0.1㎌ 축전기C,를 가지고 디지털 클럭 발생기로 동작 ... .23Hz로 약 -3.45%가 나왔습니다. 이것은 허용오차범위에 포함이 되었습니다.실험 3. 4비트 디지털 카운터 만들기1) 555 디지털 클럭 회로 옆에 7493 4비트 2잔 리플

리포트 | 7페이지 | 1,500원 | 등록일 2008.09.26

다운로드 장바구니
신호모델 및 해석 예비 보고서

신호모델 및 해석신호모델 및 해석1. 실험 목적시스템과 입출력 신호와의 이론적 관계를 이해한다.2. 실험 준비물오실로스코프 1대, 함수발생기 1대※ 함수발생기(Function ... 낮은 범위에서 높은 범위까지 가변될 수 있어서 회로시스템의 주파수 특성을 분석하는데 좋은 신호제공기가 된다. 디지털회로에서 입력파형으로 요구되는 TTL 및 CMOS 논리 신호 ... 을 나타내는데 유용하다. 예를 들어 어떤 회로에서 t=0인 전원 스위치가 닫힐 경우 t>0에 대해서는 단일 계단 함수를 이용해서 short된 회로를 나타낼 수 있다.(2) 단위 경사 함수

리포트 | 8페이지 | 1,500원 | 등록일 2010.01.06

다운로드 장바구니
카운터결과보고서

적으로 회로는 간단하지만 속도는 느리다.2.2 실험2[3비트 Synchronous Counter]- 실험 방법 및 내용 설명 -? 실험순서① 3비트 Synchronous ... 구문 설정* 플립플롭의 클럭 입력이 모두 동일한 경우이며, 대체적으로 회로는 복잡하지만 속도는 빠르다.2.3 실험3[4비트 Synchronous Counter]- 실험 방법 및 ... 를 OUTPUT설정② PROCESS 선언③ IF, ELSEIF 조건 구문 설정* 플립플롭의 클럭 입력이 모두 동일한 경우이며, 대체적으로 회로는 복잡하지만 속도는 빠르다.2.4 실험4 .

리포트 | 12페이지 | 1,500원 | 등록일 2009.05.25

다운로드 장바구니
★합격자소서★ 하이닉스 자기소개서

라 성취감이 주는 큰 기쁨을 배울 수 있었습니다.논리회로 설계 및 실험 과목을 들으며 매우 간단한 Flip-flip, Multiplexer의 이론부터 시작하여 직접 32비트 CPU ... 고자 노력할 것입니다.2. 직무관련경험(프로젝트 등)[아, 이래서 공부를 하는구나!]지난 4년간 많은 학과 실험과 프로젝트 등을 성공적으로 해내며 전공 지식, 협력정신뿐만 아니 ... 하이닉스지만, 사장님이 말씀하신 것처럼 반도체 산업은 아직 시작에 불과합니다. 2위라는 위치에 있는 만큼 더 큰 가능성을 가진 하이닉스에서 승부근성과 도전정신을 가지고 함께 경쟁

자기소개서 | 3페이지 | 3,000원 | 등록일 2011.05.14

다운로드 장바구니
예비06_Shift Register&Counter

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.10.25 (월)과목명: 논리회로실험조교명: 유창승분 반: 월 ... 라.Counter는 입력 펄스의 적용에 따라 미리 정해진 순서를 밟아가는 순차회로를 말하며, 이중 2진 순차를 따르는 것을 2진 Counter라고 한다. Counter는 동작하는 방식(특히 ... 실험6 예비보고서전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶

리포트 | 8페이지 | 3,000원 | 등록일 2010.11.10

다운로드 장바구니
논리게이트의 특성

꿈이란날짜와 함께 적어두면목표가 되고,그 목표를 짧게 나누면계획이 되고,그 계획을 실천에 옮기면꿈이 된다.< 논리 게이트의 특성 및 연산회로 >전자공학실험1열심히 공부 ... 하세요..^^실험 목적논리케이트는 디지털 회로를 구성하는 기본단위이다. 논리 게이트(TTL74LS04)입출력의 전기적 특성을 실험을 통해 알아보고, 논리식을 조합 논리 회로로 구현하고 실험 ... .[그림4.2]는 인버터 논리 회로의 전형적인 전압 전달 특성을 보여준다. 이 그림은 네 개의 파라미터 Voh, Vol, Vih, Vil을 보여준다. Vih와 Vhl은 이 전달 특성

리포트 | 18페이지 | 1,000원 | 등록일 2008.07.09

다운로드 장바구니
VHDL MUX and DEMUX(vhdl prelab 입니다)

. Purpose of the Experiment- 조합논리회로를 이용한 MUX를 이해하고 설계를 한다.- 조합논리회로를 이요한 DEMUX를 이해하고 설계를 한다.2. Theory(Pre ... )는 입력되는 신호들 가운데 선택된 하나의 입력 신호를 출력으로 공급하는 논리회로이다. 그림 MUX의 블록도이다. 여기서 MUX의 입력으로서 2N개의 데이터 입력 가운데 하나만을 선택하기 ... )그림는 2 입력 MUX의 논리회로와 논리식을 표현하고 있다. 이와 같은 회로의 논리식을 이용한 VHDL 표현을 자료흐름 표현이라 한다. 그림의 동작은 신호 Sel=’0’이

리포트 | 16페이지 | 2,000원 | 등록일 2008.09.28

다운로드 장바구니
자판기 결과 보고서

결과 보고서주제: 자판기 회로 설계 및 제작결과 보고서 목차실험 설계 목적실험 설계 주제제품 사양설계 일정 및 변경 과정1차2차3차상태도 도출입력 변수와 상태 변수, 출력 변수 ... 설정진리표 도출카르노 맵 간소화 과정전체 회로도구성원 역할동작 매뉴얼자체 평가 및 반성할 점실험 설계 목적논리회로 내용 및 실습 내용을 기반으로 생활 속에서 활용될 수 있는 제품 ... 을 설계 • 제작한다.실험 설계 주제자판기 회로 설계 • 제작제품 사양100원 및 500원 동전만 사용 가능하며, 최대 500원까지 투입할 수 있다. 투입된 금액은 7-seg LED

리포트 | 14페이지 | 2,000원 | 등록일 2009.07.14

다운로드 장바구니
DeMorgan`s Theorem

실험 2. DeMorgan's Theorem1. 실험 목적1. 드모르강법칙을 이용하여 부울 논리식을 수정하여 간단하게 만든다.2. CMOS를 사용하여 논리회로를 구성 ... 하고, logic tester를 이용하여 드모르강 법칙을 실험적으로 증명한다.2. 기초이론드모르강 법칙드모르강 법칙의 단계적 적용1. AND를 OR로 OR를 AND로 대치한다.2. 변수들에 역 ... 점에 대하여 그 점에 해당하는 부울 대수식을 기입한다. 예를 들면 첫 번째 회로의 U점에는, X점에는 A+B를 기입해야 한다.그림 2-1표 2-1ABUVXYZ004.74.54.40

리포트 | 7페이지 | 1,000원 | 등록일 2009.04.30

다운로드 장바구니
DLD 실험 - 랫치 및 플립플롭

년도-학기2009년 1학기과목명디지탈논리회로실험LAB번호실험 제목5랫치 / 플립플롭실험 일자2009 년 4월 3일제출자 이름제출자 학번팀원 이름Chapter 1. 관련 이론 ... (Theoretical Background)래치(latch)와 플립플롭(flip-flop)??????????■ 래치와 플립플롭 - 두 개의 안정 상태를 갖는 일종의 기억 회로 ... ???????????■ 안정 상태 - 회로의 외부로부터 입력을 가하지 않는 한 본래의 상태를 유지할 수 있는 상태????[ 그림 ] 플립플롭의 상태?????????????■ ?래치나 플립플롭

리포트 | 5페이지 | 2,000원 | 등록일 2009.06.10

다운로드 장바구니
디지털 회로 실험 / 인터비젼 / 예윤해, 정연모, 송문빈 / 6,7장(7-세그먼트 디코더, 래치, 플립플롭, 시프트레지스터) 결과보고서

를 직접물려 불을 켜서 숫자 및 다른 신호를 구성할수 있다.2. 실험 7 : 래치, 플립플롭, 시프트레지스터1) 실험(1) SR 래치 동작 실험입력출력SRQ(논리값)Q(출력값)00 ... 디지털 회로 실험(6, 7장 결과보고서)과 목 명 :디지털 회로 실험학 과 :학 번 :이 름 :결 과 보 고 서< 실험 6 : 7세그먼트 디코더, 실험 7 : 래치, 플립플롭 ... 실험은 7-세그먼트 디코더를 가지고 7-세그먼트가 출력이 되는지 확인해보는 실험이었다. 7-세그먼트 디코더는 2진 4bit가 입력으로 있고 출력은 16개가 있다. 입력이 0000

리포트 | 3페이지 | 1,000원 | 등록일 2009.05.07

다운로드 장바구니
PWM 제어 실습

며, 달링톤 TR에 PWM을 인가한다.우리가 실습하는 환경을 구성하기 위해서는 밑의 회로에서 점퍼 상태를 다음과 같이 설정한 상태에서 실습을 진행한다.[JP1] (2-3) short : 5 ... PracticePractice 1; PWM duty 조정Practice 2; PWM duty 가변 조정Result & DiscussionIntroduce>> DC모터를 구동하는데 일반 ... 디지털 논리 단자와 같이 0V 또는 5V밖에 발생하지 못하는 단자에서 PWM을 이용해 0~5V사이 전압을 발생시킬 수 있다. 따라서 굳이 DAC와 같은 비싼 단자를 활용하지 않

리포트 | 7페이지 | 2,000원 | 등록일 2010.06.02

다운로드 장바구니

이전10개 152 153 154 155 156157158 159 160 161 다음10개

파워링크

신청하기