"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 논리회로 vhdl 전전설2 논리회로 설계 논리회로과제

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 281-300 / 9,509건

판매자 표지

홍익대_디지털논리회로실험_7주차 예비보고서_A+

디지털 논리실험 및 설계 7주차 예비보고서실험 준비1.1 S-R Latch와 - Latch의 동작에 대해 설명하시오.Latch란 1비트의 정보를 저장할 수 있는 회로이다. S ... 이 여러 번 된 것으로 간주되어 결과가 나타난다.실험 결과2.1 기본실험 (1)모두 0일 때 둘 다 1이 출력되지만 이것은 위 회로에선 invaild하다고 할 수 있다.= (0

리포트 | 7페이지 | 1,500원 | 등록일 2024.05.15

다운로드 장바구니
논리회로설계실험_반가산기/전가산기 결과레포트

논리회로설계 실험 결과보고서 #2실험 2. 조합회로 설계1. 실험 목표반가산기와 전가산기에 대해서 이해하고, 반가산기와 전가산기를 세 가지 모델링 방법으로 설계한다. 또한 ... , Schematic Design으로 반가산기과 전가산기의 논리회로를 그려보고 시뮬레이션을 통해 논리회로가 제대로 그려졌는지 확인해본다. 이를 모듈화하여 4bit와 8bit 병렬 가산기 ... 까지 그려본다.2. 실험 결과- 실험 1. 반가산기1) 진리표반가산기는 한 자리 2진수 2개를 입력하여 합(Sum)과 자리올림(Carry)을 계산한 덧셈 회로이므로 다음의 식

리포트 | 12페이지 | 2,500원 | 등록일 2021.10.09

다운로드 장바구니
판매자 표지

홍익대_디지털논리회로실험_6주차 예비보고서_A+

디지털 논리실험 및 설계 6주차 예비보고서실험 준비1.1 ALU 74181의 datasheet을 읽고 네 자리 이진수의 덧셈을 74181을 이용하여 어떻게 구현할 수 있는지 설명

리포트 | 7페이지 | 1,500원 | 등록일 2024.05.15

다운로드 장바구니
서강대학교 디지털논리회로실험 6주차 결과보고서

회로)는 그 출력이 현재 입력 뿐만 아니라 이전 상태들의 영향을 받는 논리회로를 의미한다. Latch와 flip-flop은 순차논리회로 설계의 기본이 되는 function block ... 한다.2) Resisters의 동작원리를 이해한다.3) ISE의 simulation 기능에 대해 배운다.2. 배경이론 및 실험방법Sequential logic circuit(순차논리 ... 과 reset기능을 탑재하고 있다. 회로와 function table는 다음과 같다.S만 HIGH일 경우에는 Q만 HIGH가 되고, R만 HIGH경우에는 /Q만 HIGH가 된다

리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02

다운로드 장바구니
서강대학교 디지털논리회로실험 2주차 결과보고서

를 이용하여 구현된 임의의 논리 함수가 최소화 될 수 있음을 확인한다.4) Wired OR logic의 특성과 활용 방법을 익힌다.5) FPGA를 이용하여 간단한 논리 회로를 구현

리포트 | 7페이지 | 1,000원 | 등록일 2021.10.02

다운로드 장바구니
서강대학교 디지털논리회로실험 8주차 결과보고서

.② Serial-in, parallel-out저장되는 모든 bits에 대해 개별적인 출력이 존재하며, 직렬데이터를 병렬데이터로 변경 시켜주는 역할을 하는 회로이다.③ Parallel ... 되어 load와 shift의 선택에 따라 데이터를 선택 하게 되며, 병렬데이터를 직렬데이터로 변환하는 기능을 하는 회로이다.④ Parallel-in, parallel-out병렬로 입력 ... 되어 저장되는 모든 입력 데이터를 보여줄 수 있는 출력 신호를 갖는 회로이다. 두 개의 모듈을 통해 송수신 하는 구조는 다음과 같다.두 모듈 사이를 직렬bus를 이용해 연결

리포트 | 14페이지 | 1,000원 | 등록일 2021.10.02

다운로드 장바구니
판매자 표지

2진수, 8진수, 16진수와 논리회로의 상관관계를 설명하시오.

● 주제2진수, 8진수, 16진수와 논리회로의 상관관계를 설명하시오.● 목차Ⅰ. 서론Ⅱ. 본론1. 2진수와 논리회로의 상호작용2. 8진수 및 16진수의 응용3. 논리회로의 구성 ... 는 핵심 요소입니다. 이런 수 체계는 논리회로와 밀접하게 연결되어 있으며 컴퓨터 시스템의 설계 및 작동 원리를 이해하는 데 필수적인 역할을 합니다. 본 리포트는 이런 진수 체계가 논리 ... 합니다. 이는 논리회로의 기본 구조인 논리 게이트의 작동 원리와 직결되며 디지털 시스템의 기본적인 정보 처리 방식을 정의합니다. 반면 8진수와 16진수는 2진수의 더 긴 문자열을 간결

리포트 | 5페이지 | 2,000원 | 등록일 2023.11.23

다운로드 장바구니
판매자 표지

디지털 논리회로 9장 연습문제 풀이 (생능출판, 김종현)

리포트 | 9페이지 | 3,000원 | 등록일 2021.06.04

다운로드 장바구니
판매자 표지

디지털 논리회로 4판 개정 4장 연습 문제 풀이 생능출판, 김종현 최신판 (문제+풀이+회로)

= X⊕Y⊕ZG =(X⊕Y)Z+XY회로입력시그널결과 시그널4.9 앞면과 뒷면을 가진 동전 세 개에 각각 논리 변수 A, B 및 C를 지정하기로 하자. 동전을 던져서 앞면이 나오면 ‘1 ... 4.1 아래의 그림 4-30과 같은 회로에서 출력 F에 대한 부울 함수를 유도하고 간략화 하라. 또한 그 결과에 대한 회로를 그려서 비교하라4.2 아래의 그림 4-31과 같 ... 은 회로에서 출력 F에 대한 부울 함수를 유도하고 간략화 하라. 또한 그 결과에 대한 회로를 그려서 비교하라4.3 아래의 각 문장을 부울 함수로 표현하라1) 은행 금고의 잠금장치 (L

시험자료 | 17페이지 | 5,000원 | 등록일 2023.10.12 | 수정일 2023.10.17

다운로드 장바구니
서강대학교 디지털논리회로실험 7주차 결과보고서

cycle을 반복적으로 수행하는 순차 논리회로이다. Counter의 modulus는 cycle내의 상태 수에 의해 결정되는데, 여기서 modulus란 다시 초기상태로 돌아오

리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02

다운로드 장바구니
판매자 표지

디지털 논리회로 7장 연습문제 풀이 (생능출판, 김종현)

리포트 | 24페이지 | 3,000원 | 등록일 2021.04.28

다운로드 장바구니
디지털 논리회로 실험 7주차 JK-FlipFlop 결과보고서

디지털 논리회로 설계 및 실험결과보고서주제 : JK FlipFlop소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X ... 이 들어왔지만 논리상으로는 유효하지 않는 것을 알 수 있었다. 4.1.2 실험에서는 Gated S-R Latch 회로를 구성해보았는데 이 회로는 S-R Latch에서 EN이라는 입력 ... } Latch를 결선하고 그 특징을 알아보는 실험이었다.bar { S}와bar{R}에 값에 따라 LED의 불빛은 잘 작동했지만 논리상으로 유효한 값이 있거나 유효하지 않은 값이 있

리포트 | 11페이지 | 2,000원 | 등록일 2021.04.22

다운로드 장바구니
디지털 논리회로 실험 7주차 JK-FlipFlop 예비보고서

디지털 논리회로 설계 및 실험예비보고서주제 : JK FlipFlop소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X ... 결과7. 참고 문헌1. 실험 목적S-R Latch와 J-K Flip-flop의 동작 원리를 살펴본다.2. 실험 이론디지털 시스템에서 클럭 (clock) 신호에 의해 각종 논리신호 ... 하는 실험을 한다.(1) SR 플립플롭InputOutputSRCLKQ00X과거값 유지01rising010rising111rising허용 안됨(a) 논리 기호 (b) 진 리 표(c) 타이밍

리포트 | 10페이지 | 1,500원 | 등록일 2021.04.22

다운로드 장바구니
서강대학교 디지털논리회로실험 9주차 결과보고서

1. 실험목적1) 메모리 소자들의 동작 원리와 활용 방법을 이해한다.Read Only Memory(ROM)Random Access Memory(RAM)2) Address decoding의 개념과 구현 방법을 이해한다.3) ROM을 이용해서 임의의 기능을 수행하는 com..

리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02

다운로드 장바구니
[논리회로실험] Latch & Flip-Flop - 결과보고서

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 논리회로실험교수명:학 번:성 명:실험 6. Latch & Flip ... -Flop1. 실험 과정 및 결과1) 실험 1 : R-S Latch with Enable (생략)- 74HC00 1개로 R-S Latch 회로를 구현한다.- Enable(C)에 1 ... )- 1개의 74HC00과 74HC04 1개로 D Latch 회로를 구현한다.- Enable(C)에 1의 입력을 넣고 D의 입력을 변경해주며 출력을 관찰하고 Truth table

리포트 | 6페이지 | 1,000원 | 등록일 2021.05.04

다운로드 장바구니
서강대학교 디지털논리회로실험 4주차 결과보고서

circuit는 FPGA로 회로를 구현해 알아보는데, MUX와 DeMUX 를 연결해 데이터가 어떻게 전달될 수 있는지 관찰한다.

리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02

다운로드 장바구니
디지털 논리회로 실험 8주차 D-FlipFlop 결과보고서

디지털 논리회로 설계 및 실험결과보고서주제 : D-FlipFlop소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X ... 의 실험을 통해 아래 진리표를 작성하시오.그림 4CLKQbar { Q}↑01↓No change↑10↓No change※ 위 회로는 CLK이외의 입력이 없다.bar{PRE},bar ... {CLR}, VCC, GND도 잊지 말고 결선한다.사진 4 응용실험 (2)다음의 회로에서는 오로지 CLK만 입력으로 사용된다. CLK가 0에서 1이 될 때만 변화가 일어나는데 예

리포트 | 9페이지 | 2,000원 | 등록일 2021.04.22

다운로드 장바구니
판매자 표지

디지털 논리회로 6장 연습문제 풀이 (생능출판, 김종현)

리포트 | 18페이지 | 3,000원 | 등록일 2021.03.29

다운로드 장바구니
판매자 표지

디지털 논리회로 5장 연습문제 풀이 (생능출판, 김종현)

리포트 | 17페이지 | 3,000원 | 등록일 2021.03.27

다운로드 장바구니
아주대학교 논리회로실험 / 3번 실험 예비보고서

2주차 실험 예비보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 3. 가산기 & 감산기1. 실험 목적실험 목적을 논하기에 앞서 조합 논리회로의 개념 ... 을 명확히 할 필요가 있다. 조합논리회로는 And, Or, Not의 기본 게이트들의 조합으로 일정한 입력에 대해 원하는 출력을 유도하는 논리회로다. 이 때, 가장 기본적인 조합 ... 논리회로에는 가산기. 비교기, 디코더, 인코더, 멀티플렉서, 디멀티플렉서, 코드 변환기 등이 있다.본 실험에서는 이진수의 더하기와 빼기 기능을 수행하는 가산기와 감산기의 기본 구조

리포트 | 8페이지 | 1,000원 | 등록일 2021.07.20

다운로드 장바구니

이전10개 10 11 12 13 141516 17 18 19 다음10개

파워링크

신청하기