"Simulation(시뮬레이션)"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 인하대 공정모사 중앙대학교 arena 시뮬레이션 pspice 시뮬레이션 피드백 증폭기 rlc 공진회로 pspice 간호시뮬레이션

판매자 표지는 다운로드시 포함되지 않습니다.

"Simulation(시뮬레이션)" 검색결과 2,901-2,920 / 3,993건

VerilogHDL 가산기 정의와 카르노맵, 논리회로, TB 시물레이션,파형분석과 고찰

하고 결과값을 확인하였다.[2] 4bit full Adder Module & TB1. 코드소스2. Simulation3. 파형분석과 고찰전가산기(Full Adder)는 3 개의 입력 ... 면 carry_out이 상승하는 것을 알 수 있다.설계와 테스트벤치는 Verilog 언어를 이용하여 모델링 되었으며, 시뮬레이션으로 논리동작을 검증하고 결과 파형을 분석하여 설계 ... Module & TB1. 코드2. Simulation3. 파형분석과 고찰i1값을 0, i0값을 10ns 주기로 하고, se1이 200ns마다 1과0을 반복하는 주기로 하였더니, Sel

리포트 | 13페이지 | 1,500원 | 등록일 2015.05.08

다운로드 장바구니
전전컴설계실험2-7주차예비

에 입력 변수의 조건을 설정해주고, Simulation Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션을 시작한다.9. 실제 장비의 FPGA Module ... Bench 파일에 입력 변수의 조건을 설정해주고, Simulation Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션을 시작한다.9. 실제 장비의 FPGA ... 을 생성한다.8. Test Bench 파일에 입력 변수의 조건을 설정해주고, Simulation Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션을 시작한다.9. 실제

리포트 | 15페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-9주차예비

Bench 파일을 생성한다.8. Test Bench 파일에 입력 변수의 조건을 설정해주고, Simulation Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션 ... 의 조건을 설정해주고, Simulation Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션을 시작한다.9. 실제 장비의 FPGA Module에 프로그래밍하여 동작 ... 고, Simulation Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션을 시작한다.9. 실제 장비의 FPGA Module에 프로그래밍하여 동작을 확인하기 위해 IMPACT를 실행

리포트 | 10페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
사물인터넷과 인공지능

방법 : 시스템이 얼마나 사람과 비슷하게 하나 하는 인간행동의 시뮬레이션(Simulation of Behavior) 기반의 접근 방법2. 인공지능 기술1) 패턴인식(Pattern

리포트 | 4페이지 | 1,000원 | 등록일 2016.08.15

다운로드 장바구니
피부 치료용 레이저

Cutaneous Medicine and Surgery, Vol.27, 2008, pp.227-238.Simulation of Laser Absorption in Tissues 레이저 ... Shin, Jong Rak Park “ 레이저의 피부 흡수에 대한 시뮬레이션 .” J. of Advanced Engineering and Technology Vol . 8, No. 1

리포트 | 15페이지 | 1,500원 | 등록일 2017.12.21 | 수정일 2020.10.04

다운로드 장바구니
VLSI 설계 및 프로젝트 실습 (인하대학교 전자공학과) CMOS Inverter Layout Simulation 결과 보고서

VLSI 설계 및 프로젝트 실습 REPORTCMOS Inverter Layout 및 Simulation1. 실험목표이번 실험의 목표는 Magic Tool을 이용하여 CMOS ... Inverter의 Layout을 그려보고 Layout에서 기생소자를 추출하여 기생소자를 포함한 NETLIST와 직접 작성한 NETLIST를 HSPICE로 시뮬레이션하여 그 결과를 비교 ... 하는 것이다.2. 실험과정이번 실험은 크게 아래와 같은 단계로 진행되었다.① 회로 설계 (NETLIST 직접 작성)② HSPICE로 시뮬레이션③ Magic tool을 이용

리포트 | 10페이지 | 2,000원 | 등록일 2015.09.30

다운로드 장바구니
3주 PSpice 예비보고서

1. 실험 제목 : PSpice를 이용한 회로 시뮬레이션2. 실험 목적 : PSpice 프로그램을 다운로드 하여 기본적인 사용법을 숙지하고 간단한 회로를 시뮬레이션해본다 ... . PSpice란 프로그램은 처음 듣는다. 이번 실험으로 PSpice에 대해 완벽히 숙지하도록 노력해야겠다.3. 기초 이론 :PSpice란 전자회로 시뮬레이션에 가장 많이 사용되는 프로그램 ... 되서 나온다.5. Simulation 결과회로를 이렇게 구성했으며 이론으론 정확한 수치를 구하긴 했으나 PSpice에선 그래프가 나오긴하는데 정말 정확한 값을 찾을 수가 없었다.실험 결과

리포트 | 2페이지 | 1,000원 | 등록일 2014.05.18

다운로드 장바구니
판매자 표지

제2장 저항기와 커패시터 회로 결과보고서

Simulation>Run vsrc를 통해 회로 해석을 수행한다. 왼쪽 아래 출력 창에 no errors가 있는 것을 확인하라. 회로 파일 창에서 고의로 다음 오류를 만들어 File>Save ... 로 저장하고 해석을 수행하라.R1 2 3 1k시뮬레이션 메인 창의 출력 파일에 ERROR가 나타나는 것을 확인하라. 이 오류의 원인을 검토하라. 오류는 회로 파일 창에서 수정하고 저장

리포트 | 10페이지 | 1,500원 | 등록일 2020.02.07 | 수정일 2020.02.09

다운로드 장바구니
기말추가-생산관리

자료를 옮겨 적은 것은 무효처리함.2. (30점)(1) 몬테카를로 시뮬레이션의 개념을 설명하고,(2) 이를 수치적 예를 들어 설명하라.단, 기존 학습자료를 옮겨 적은 것은 무효처리 ... 다.몬테카를로 시뮬레이션이란 불확실한 상황에서의 의사결정을 목적으로 확률적시스템의 모의 실험에 이용되는 절차를 말하며, 핵심은 모형의 확률요소들에 대한 실험이다.이는 확률적 또는 ... 우연결과를 발생시켜 주는 도구를 이용하여 수행되고 모형에서 가정한분포에 따라 무작위표본추출에 의해서 우연결과를 발생시켜 주는데 이용된다. 따라서 몬테카를로 시뮬레이션을 모의적 표본

리포트 | 9페이지 | 2,500원 | 등록일 2015.10.13

다운로드 장바구니
위상편이발진기 (Phase Shift Oscillator) 프로젝트 보고서

습니다.시뮬레이션엔 모두 uA741 Op-amp를 사용하였습니다.Simulation 결과1번. (R=56Ω, R₂=1.7kΩ)Frequency = 9.61kHzAmplitude = 15.46 ... 을 찾아 보았습니다.(R=56Ω, R₂=1.7kΩ) (R=68Ω, R₂=2.2kΩ), (R=82Ω, R₂=2.4kΩ)각 저항들을 넣어 시뮬레이션을 돌려본 결과는 다음과 같 ... .Frequency = 6.4kHz , Amplitude = 17.3V로 시뮬레이션 값과 차이가 어느 정도 나는 것을 볼 수 있었습니다.Frequency와 Amplitude를 조정하기 위하

리포트 | 7페이지 | 1,000원 | 등록일 2015.01.20

다운로드 장바구니
[기계설계제도] CATIA를 이용한 연필 깎기 모델링

하게 할 수 있다. 모델링을 한 뒤에 제약조건을 부여하고 시뮬레이션을 이용하여 좀 더 창의적인 개발이 이뤄지기도 한다. 연필 깎기에 사용된 유성기어는 크기에 비해 효율성이 좋은 기계 ... 제 하였고 이 후 수시로 어셈블리 작업을 하며 수정을 통해 최종 모델을 완성하였다. 메커니즘을 구동하여 실제 기어의 움직임을 관찰한다.결과최종 모델을 완성하여 시뮬레이션을 통해 ... 하면서 연필둘레를 공전하는 것이다.분 석제작CATIA 를 이용하여 실측과 똑같은 크기로 모델링을 한 뒤에 Assembly 작업으로 각 부품을 연결한다. 메커니즘을 구동시켜 시뮬레이션을 통해

리포트 | 48페이지 | 2,000원 | 등록일 2014.10.28

다운로드 장바구니
아주대 전자회로실험 결과보고서 3. 적분회로

로 나오는 것을 확인할 수 있다. 즉, 구성한 시뮬레이션 회로와 실제 구성한 회로가 미분기로 제대로 작동했음을 확인할 수 있다. Simulation과 실제실험을 통해 알 수 있 ... 하여 그 파형을 그린다.(3) 출력 파형의 +- V_{P-P}를 측정하여 기록한다.- 출력파형 V+- 출력파형 V-- 입/출력 파형< Simulation >- 입/출력 파형 < 실제 ... 실험 >- 왼쪽 첨부한 그래프를 참조하면 Pspice를 통한 Simulation의 입/출력 파형의 관계와 실제 실험을 통한 입/출력 파형의 관계를 확인 할 수 있다. 미분기 회로

리포트 | 7페이지 | 1,500원 | 등록일 2015.10.06

다운로드 장바구니
K社 사내MBA 운영(案)

에 도전한다)2hr● 절망을 이겨낸 힘의 원천● 새롭게 도전하는 조직,변화를 준비하는 리더자세서OO7/2409:00모의경영시뮬레이션(Business Simulation)6hr● 경영 ... OO))22(2)경영전략 Work Shop(문OO)모의경영 Simulation Game463마케팅전략(Strategic Marketing)고객중심 마케팅(이OO)전략적 마케팅(이OO

리포트 | 10페이지 | 3,000원 | 등록일 2016.11.13

다운로드 장바구니
[A+] 기초공학실험 레포트 자동차 경보기 시스템

and R and D and B )or ( K and R and D and O and bar{B} )4. 회로도< Waveform ＆ Simulation >→ 위의 회로도 및 ... Waveform 결과는 가정 ③ 에 따른 불가능한 경우를 제외한 수치만을 입력하여 얻은 결과이다.→ Waveform ＆ Simulation 의 결과, 회로 내부의 손실로 인한 시간 ... 에 따른 시뮬레이션 결과를 통한 가상적인 분석에 의한 실험이었다. 하지만 실제 진리표를 짜보고 그것을 프로그래밍 하면서 그리 단순한 것만은 아니라는 생각이 들었다. 우리가 현실

리포트 | 4페이지 | 1,500원 | 등록일 2015.03.29

다운로드 장바구니
센서회로 및 설계 Project

20090868 송치윤 계획서 / 발표자료 작성 20090887 임승호 Pspice 시뮬레이션 및 회로 설계2. 동작원리 (Op-Amp) 및 회로해석 ( Pspice Simulation) 센서 ... Simulation ) 2_ 1 비 교 기 2_ 2 증 폭 기 2_ 3 가 스 센 서 3. Breadboard 회로구현 3_ 1 가 스 센 서 3_ 2 비 교 기 3_ 3 증 폭 기 3 _ 4 ... 및 자료조사 설계계획서 작성 및 제출 시뮬레이션 / 브레드보드 구현 발표자료 작성 및 발표 1_ 4 역 할 분 담 조 원 20090857 김찬호 자료조사 및 재료구입

리포트 | 13페이지 | 2,500원 | 등록일 2014.03.28

다운로드 장바구니
[결레] 공통이미터 증폭기

)에 표시했다. 이 때, 오차는 PSPICE 시뮬레이션을 통해 구한 전압이득 값을 기준으로 계산했다.표 5 ) PSPICE Simulation에 의해 구한 parameter와 전압이득V ... 했을 때, 아래 PSPICE 시뮬레이션 결과인 그림 11)과 매우 흡사하다.그림 11 ) 실험회로 1을 이용한 4.1.1 실험에 대한 시뮬레이션뿐만 아니라 기본 BJT 특성인V_BE ... 시뮬레이션을 새로 전개해 모든 값과 parameter 그리고 전압이득을 정리하면 표 5)와 같다. 그리고 실험에서 표 1)에 정리해놓은 측정값으로 계산한 전압이득과 함께 표 6

리포트 | 10페이지 | 1,000원 | 등록일 2016.11.21

다운로드 장바구니
전전컴설계실험1-5주차결과

데이터 파일(정해진 시간 시뮬레이션 간격이나 시간 간격)을 저장한다. - Restart Simulation : 이전에 계산하여 저장한 체크 포인터에 대한 데이터 파일을 Load하여 시 ... 와 Oscilloscope의 사용방법을 숙지하고 컴퓨터(P-Spice)를 이용해 전기회로의 시뮬레이션을 해 볼 것이다. 실험1에서 function generator를 사용하기 전에 초기화를 하 ... 의 시뮬레이션을 하여 본격적인 실험에서는 직류/교류 전원의 성분을 측정하고 실험 장비를 이용한 Data를 획득하는 것이 본 실험의 목표이다. 더불어 실험이 끝나면 시뮬레이션과 실제 결과

리포트 | 46페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
시립대 전전설2 [1주차 결과] 레포트

of this LabISE 시뮬레이션을 이용하여 simulation Run time을 설정하여 원하는 파형을 출력하는 것이다. 이번 실험에서는 AND 게이트와 Half adder ... , pakage PQ208, Speed -4, synthesis Tool XST, Simulator lSim, Preterred Language Verilog를 설정해준다.2) sc

리포트 | 10페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
전전컴설계실험1-5주차예비

한다.- Restart Simulation : 이전에 계산하여 저장한 체크 포인터에 대한 데이터 파일을 Load하여 시뮬레이션 한다.- Run to time : 시뮬레이션 종료시간 ... 와 Oscilloscope의 사용방법을 숙지하고 컴퓨터(P-Spice)를 이용해 전기회로의 시뮬레이션을 해 볼 것이다. 실험1에서 function generator를 사용하기 전에 초기 ... 의 시뮬레이션을 하여 본격적인 실험에서는 직류/교류 전원의 성분을 측정하고 실험 장비를 이용한 Data를 획득하는 것이 본 실험의 목표이다. 더불어 실험이 끝나면 시뮬레이션과 실제

리포트 | 16페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-5주차결과

Primitive Modeling 방법과 Behavioral Modeling 방법으로 설계하여 Simulation 통해 동작을 검증한다.(2)Essential ... 라 Gate 수준의 설계를 가능하게 한다.-테스트벤치모듈HDL 모델을 시뮬레이션을 하기 위한 Verilog 모듈DUT에 인가될 시뮬레이션입력(stimulus)을 생성하는 구문시뮬레이션 ... Full Adder를Gate Primitive Modeling 방법으로 설계하시오.→ Testbenchcode를 작성하여Functional Simulation과Timing

리포트 | 23페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니

이전10개 141 142 143 144 145146147 148 149 150 다음10개

파워링크

신청하기