"Simulation(시뮬레이션)"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 인하대 공정모사 중앙대학교 arena 시뮬레이션 pspice 시뮬레이션 피드백 증폭기 rlc 공진회로 pspice 간호시뮬레이션

판매자 표지는 다운로드시 포함되지 않습니다.

"Simulation(시뮬레이션)" 검색결과 2,821-2,840 / 3,993건

아주대학교 전자회로실험 실험1 부궤환 회로 결과보고서

로 측정한 결과 측정값이 일정하지 않고 조금씩 진동하고 있어서 그 중 순간적인 값을 포착하여 결과 값을 도출하였다. 실험 결과 Pipice Simulation 값과 실험 결과 값 ... uA741C >또한, 이러한 왜곡현상은 Pspice simulation 결과 에서도 나타났다. 시뮬레이션 상에서V _{pp} =±14.6[V] 실제 실험결과V _{pp ... _{F}} over {R _{R}} = {V _{out}} over {V _{in}}을 오실로스코프를 통해 측정할 수 있었고, 예비보고서 에서 작성했던 pspice 시뮬레이션 결과

리포트 | 10페이지 | 1,500원 | 등록일 2020.05.30 | 수정일 2020.06.08

다운로드 장바구니
비안정발진기 결과

로 확인하고 PSpice Simulation과 비교하여 동작을 설명하라. Q1의 콜렉터 베이스 전압은 지속적으로 증가하여 0.7V가 되고 포화상태가 된다. 이때 커패시터를 통해 반대쪽 ... 을 오실로스코프로 확인한 것으로 베이스의 상태에 따라 차단영역에서는 Vcc, 포화영역에서는 0.2V가 되는 것을 확인할 수 있다. 실험결과 PSpice 시뮬레이션과 파형이 같은 모양인 것을 확인 할 수 있다.

리포트 | 3페이지 | 1,000원 | 등록일 2017.11.01

다운로드 장바구니
Combinational Logic Design ⅠArithmetic Logic and Comparator

.Implement Design을 실행시켜 다시 컴파일 한다.Simulation을 선택한 후 Verilog HDL Module 이름을 선택한 다음 마우스 오른쪽 버튼을 클릭 ... 하여 New Source...항목 선택한다.Verilog Test Fixture 선택하고 파일 이름을 설정한다. 그 후 기본으로 작성된 Text Fixture 파일을 Simulation ... 조건에 맞도록 다음과 같이 수정한다.ISE 시뮬레이션 프로그램인 Isim을 이용하여 시뮬레이션 진행한다.프로그래밍을 하기 위해 implementation으로 돌아와 Generate

리포트 | 17페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
Sequential Logic DesignⅡFSM and Clocked Counter

을 설정한다. 그 후 기본으로 작성된 Text Fixture 파일을 Simulation 조건에 맞도록 다음과 같이 수정한다.ISE 시뮬레이션 프로그램인 Isim을 이용하여 시뮬레이션 ... File 선택한 후 파일 이름을 설정한다.위의 파일을 연 후에 다음과 같이 핀설정을 한다.Implement Design을 실행시켜 다시 컴파일 한다.Simulation을 선택한 후 ... 들은 위의 회로와 같이 실행한다.Source는 다음과 같이 작성한다.핀설정은 다음과 같이 한다.Simulation에서 파일은 다음과 같이 수정한다.Inlab 3. 응용과제 - 4

리포트 | 13페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
Introduction to Management Science(경영과학) chap13 문제풀이

+12141.2-11147.4+12154.8+13165.8-12166.9+13188.6-12212.9-11231.3-10b.d독일의 경우일본ef독일일본gQueueing Simulator ... 로 할 때 최소한 10,000번의 수치는 입력해야 한다는 것이며서버가 1을 초과하면 그때 또한 동일한lambda 값과mu 값이여도 시뮬레이션 하는 수치를 더 늘려야 한다는 의미이

리포트 | 8페이지 | 1,500원 | 등록일 2016.07.02 | 수정일 2016.07.06

다운로드 장바구니
[A+]전전컴실험I Lab04 Pre PSpice를 이용한 전기회로의 시뮬레이션

[05주차] PreLab Report- Title: PSpice를 이용한 전기회로의 시뮬레이션 -담당교수담당조교실험일학번이름목차1. Introduction (실험에대한소개 ... 의 시뮬레이션이론적 배경PSpice는 1972년에 개발한 Berkeley SPICE에 의한 PC기반의 Analog/Digital 혼합회로 시뮬레이션 프로그램이다. PSpice는 회로 ... 의 설계와 편집, 시뮬레이션 그리고 그래픽 출력 등을 볼 수 있는 Capture, Stimulus editor , PSpice A/D, Probe로 구성되어 있으며, 18,000개

리포트 | 15페이지 | 1,000원 | 등록일 2017.11.24

다운로드 장바구니
판매자 표지

(A+, Report) 몬테카를로 시뮬레이션의 (1)개념 및 적용가능 분야, 그리고 (2)이를 이용한 시설대안 평가의 수치적 예를 2개 이상 작성하시오.

(A+, Report) 몬테카를로 시뮬레이션의 (1)개념 및 적용가능 분야, 그리고 (2)이를 이용한 시설대안 평가의 수치적 예를 2개 이상 작성하시오.목차 TOC \o "1-3 ... " 2. 본문 PAGEREF _Toc445985086 \h 1 HYPERLINK \l "_Toc445985087" (1) 몬테카를로 시뮬레이션의 개념 PAGEREF _Toc ... 3 HYPERLINK \l "_Toc445985092" * 참고자료 PAGEREF _Toc445985092 \h 31. 서론‘몬테카를로 시뮬레이션의 (1)개념 및 적용가능 분야

방송통신대 | 4페이지 | 4,900원 | 등록일 2016.03.17

다운로드 장바구니
제어공학실험 ORCAD 다루는법 발표 피피티자료

제어공학 실험 1 제 1 장 OrCAD Simulation(SDT, PSpice ) OrCAD Simulation 전자회로의 동작 검증 ( 시뮬레이션 ) 용 프로그램 PSpice ... (Professional Simulation Program with Integrated Circuit Emphasis) - Capture : Schematic Design ... Tool, 회로작성 - PSpice A/D : 아날로그 및 디지털 회로 시뮬레이션 - OrCAD Layout : PCB 디자인 관련 - OrCAD PCB Editor : PCB 디자인

리포트 | 21페이지 | 1,500원 | 등록일 2015.01.06

다운로드 장바구니
아주대 디지털통신시스템 SIMULINK 과제1[학점 A+]

번:성 명:디지털 통신시스템 SIMULINK 과제1. [QPSK 시스템의 BER 성능 분석 시뮬레이션]구형파로 펄스정형하는 QPSK 송수신기에 대하여 AWGN 채널환경에서 BER ... 을 구하는 시뮬레이션을 수행한다. 송/수신기에서 펄스정형은 ‘Raised Cosine Filter’ 블록을 사용한다. Error Rate Calculation 블록 및 BER ... 었다.AWGN ChannelRaised Cosine Receive FilterE _{b} /N _{o}는 MATLAB 시뮬레이션을 통해 변화하도록 EbNo_s 로 변수를 설정해주

리포트 | 7페이지 | 2,000원 | 등록일 2015.12.30

다운로드 장바구니
[A+]아주대 전자회로실험 설계3 예비보고서 설계 3. OP-AMP-RC FILTER 설계

하여 설계 사양에 맞게 동작하는 회로를 만드는 것이 이번 설계의 목적이다.2. 설계 내용Antoniou Inductance-Simulation Circuit- Antoniou ... Inductance-Simulation CircuitRLC 공진기에서는 인덕터 L을 대체 하기 위해 연산 증폭기-RC 회로를 이용함으로 필터를 구성할 수 있다. 위의 회로에서 RC 단 오른 ... -bandwidth를 확인한다.5) 공진 회로의 Q를 구한다.6) 주파수에 대한 magnitude response 측정 결과를 그래프로 그리고, 설계 시뮬레이션 결과와 비교한다.4

리포트 | 7페이지 | 1,000원 | 등록일 2017.06.10

다운로드 장바구니
시뮬레이션 대학교 ATM기기 개선

Team Project공대2호관의 ATM기기 Simulation목 차1. 서 론2. 현재 시스템의 모형화○ 자료수집○ 자료의 정리 및 분석○ EXPO결과○ 도착시간 간격 / 서비 ... 에 있어 교내에서 가장 많은 이용률을 보이고 있다.○ 선정이유단일 설비로써 시뮬레이션의 모형화가 용이하고 우리 주변에 있어 접근이쉬우며, 이용할 때에 가동률과 대기시간이 비효율적이 ... 하게 되어 대기열이 길게 발생하고 있다.따라서, 불필요한 대기행렬을 줄이고자 한다.○ 시뮬레이션 목적이용률이 높아 대기열이 길어지는 현상을 최소화 하고, 중앙도서관, 인문대자연대 등

리포트 | 20페이지 | 1,500원 | 등록일 2016.10.09

다운로드 장바구니
Combinational_Logic_Design_Ⅰ_Arithmetic_Logic and Comparator

Test Fixture 선택하고 파일 이름을 설정한다. 그 후 기본으로 작성된 Text Fixture 파일을 Simulation 조건에 맞도록 다음과 같이 수정한다.ISE 시뮬레이션 ... 컴파일 한다.Simulation을 선택한 후 Verilog HDL Module 이름을 선택한 다음 마우스 오른쪽 버튼을 클릭하여 New Source...항목 선택한다.Verilog ... 프로그램인 Isim을 이용하여 시뮬레이션 진행한다.프로그래밍을 하기 위해 implementation으로 돌아와 Generate Programming File 을 실행한다. 그 후

리포트 | 32페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
Combinational Logic Design Ⅱ Decoder, Encoder and Mux

.Implement Design을 실행시켜 다시 컴파일 한다.Simulation을 선택한 후 Verilog HDL Module 이름을 선택한 다음 마우스 오른쪽 버튼을 클릭하여 New ... Source...항목 선택한다.Verilog Test Fixture 선택하고 파일 이름을 설정한다. 그 후 기본으로 작성된 Text Fixture 파일을 Simulation 조건 ... 에 맞도록 다음과 같이 수정한다.ISE 시뮬레이션 프로그램인 Isim을 이용하여 시뮬레이션 진행한다.프로그래밍을 하기 위해 implementation으로 돌아와 Generate

리포트 | 16페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
비행기 이착륙 시뮬레이션 (Source, 설계 보고서, 결과 보고서)

결과 보고서, 설계 보고서, Source Code 함께 있습니다. 주석 또한 충분해서 이해하는데 문제 없을것 같습니다.보고서 목차입니다.설계 보고서 목차1. 시스템 구성도2. 자료구조 설계3. 주요 알고리즘 설계4. Class 다이어그램5. 출력화면 설계결과 보고서1...

리포트 | 4,000원 | 등록일 2014.07.31

다운로드 장바구니
Web Based Simulation에 대한 조사

시뮬레이션 문제점 Web Based Simulation 은 분산시뮬레이션과 www 성장의 조합과정에서 발전 . 수행시간 단축의 여러 방향 중 하나임 서로 다른 곳에 위치한 시뮬레이션 ... 을 미침 World Wide Web 성장 + Web Based Simulation 발전배경2. Web Based Simulation 특징 웹 기반의 시뮬레이션은 1996 년 이후 ... Simulation System) Fig.1 *WASS 의 운영개요 Fig.2 WASS Concept 온라인 상에서 주택을 구입 , 시공 , 설계를 시뮬레이션하고 최적을 제공함 내 , 외부

리포트 | 21페이지 | 3,000원 | 등록일 2014.05.24 | 수정일 2014.05.25

다운로드 장바구니
아주대 전자회로실험 결과보고서 7. Output Stage

V- Bias currenti _{E1} `= 358uA- Simulation- 실제 실험- 위의 DC Bias 결과를 보자. 시뮬레이션 결과와 실제 실험 결과가 거의 같음을 알 ... Output Stage 검증1) Class A Output Stage 검증- 실제 실험Pspice Simulation (DC Bias)Pspice Simulation (Signalmode) ... 에 흐까울 것으로 예상할 수 있다. 이제, 이득을 구해보고 그 이유를 고찰해 보자. 우리가 예비 시뮬레이션에서 이미 예상한 바와 같이 계산으로 구한 이득은 거의 1이 나왔다. 이

리포트 | 8페이지 | 1,500원 | 등록일 2015.10.06

다운로드 장바구니
[전자회로실험]RC 시정수 실험

다. 그리고 방전이 시작되는 시간(1ms)으로부터 약 0.1ms경에 36.8%까지 방전될 것이다.2. Simulation(또는 측정) 결과1) 다음 회로를 Simulation(또는 ... 에 의해서 1V의 63.2%인 632mV까지 충전 될 때까지 걸리는 시간은 900us이다. 그림1을 통해서 시뮬레이션시 610.3mV지점에서 886.7us의 시간이 나왔다. 이론값과 비슷하게 결과가 나왔다.

시험자료 | 4페이지 | 1,500원 | 등록일 2016.03.23

다운로드 장바구니
전전컴실험III 제05주 Lab04 OPAMP2 Pre

.(*)실험에 사용할 741 operational amplifier에 대한 data sheet를 함께 첨부한다.[그림 2][그림 3](2) Pre-lab & Simulation[1-1 ... 은으로 나타날 것이다. R1 값을 조정함으로써 Gain 값을 바꿀 수 있다. 실제 Pspice를 이용하여 위의 회로를 구현하고 시뮬레이션 결과를 확인하면 아래와 같다. 먼저 왼쪽의 두 Op ... 하여 instrumentation amplifier를 설계한다. 계측 증폭기는 차동 증폭기와 마찬가지로 두 입력 신호의 차를 증폭하여 출력하는 역할을 한다. 실제 시뮬레이션 결과 또한 이와 일치하는 모습

리포트 | 6페이지 | 2,000원 | 등록일 2017.02.05

다운로드 장바구니
VHDL 카운터 설계 및 시뮬레이션

카운터 설계 밑 시뮬레이션VHDL 3차 REPORT목차Ⅰ. 실습목적Ⅱ. 이론(1) SR-F/F (Set/Reset-Flip/Flop)(2) Gated SR-F/F(3) D-F/F ... ]=2 ^{0} ,q[1]=2 ^{1} ,q[2]=2 ^{2} ,q[3]=2 ^{3} )-Timing Simulation => 딜레이 발생-DE2 보드를 통한 결과 확인(1) nRst ... _cnt는 5가 된다.그렇지 않으면 sig_cnt는 1씩 증가한다.-RTL-Functional Simulation초기값은 5이고 clk이 증가할 때마다 q의 값이 1씩 증가

리포트 | 18페이지 | 2,000원 | 등록일 2017.11.26 | 수정일 2018.08.27

다운로드 장바구니
전산화학 CHARMM 실험예비 및 결과 레포트

/Chapter25/Chapter25.html- Computer Simulation실제 현상의 모델을 검증하거나 실제로 수행하기 어려운 실험을 computer를 이용해 분석, 해석 ... 다. 이를테면 초고압, 초저온으로 설정하여 실험할 수 있으며, 매우 짧은 시간 안에 반응하여 반응을 확인 할 수 없는 경우도 Computer Simulation을 통해 실험하여 확인 ... (Simulation)분자(molecule)는 물질이 가지고 있는 성질을 유지할 수 있는 가장 작은 입자를 말하며, 동역학(dynamics)은 물체 사이에 작용하는 힘과 물체의 운동과의 관계

리포트 | 10페이지 | 1,500원 | 등록일 2018.03.05 | 수정일 2021.02.24

다운로드 장바구니

이전10개 137 138 139 140 141142143 144 145 146 다음10개

파워링크

신청하기