"디지털논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 텀프로젝트 회로 디지털집적회로 and or not 게이트 논리회로 신호등

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로" 검색결과 2,841-2,860 / 4,264건

IC회로에 대하여..

이다. IC 기술 진보의 중요한 결과 중 하나는 디지털 회로가 전자 시스템 또는 부 시스템으로서 사용 가능해졌다는 것이다. 다시 말해서 단일 IC 패키지, 또는 칩에 디지털 회로 ... 1. IC회로IC는 Integrated Circuit를 나타내는 집접회로의 의미이다. 일반적으로 증폭 회로 등에 사용되는 IC를 Linear IC라 말한다. IC는 저항기 ... , 콘덴서, 다이오드, 트랜지스터 등의 전자 부품을 소형화된 1개의 적은 용기에 집접하고 있다. 사진 석판술과 확산기술 등 집적 회로 기술이 발달하여 작은 실리콘 반도체 조각으로 매우 낮

리포트 | 5페이지 | 1,000원 | 등록일 2009.11.30

다운로드 장바구니
디지털 시스템 및 실험-기본논리게이트(experiment 4)

디지털 시스템 및 실험기본논리게이트(experiment 4)목적AND 게이트두 개의 입력정보가 모두 1일 때 1이 출력되는 논리식 진리표 게이트를 의미 한다.OR 게이트두 개 ... 02. NAND 및 NOR 게이트의 응용입력출력AB회로(f)회로(g)전압논리전압논리0032mV093mV0014.7V1219mV0104.9V1-32mV0114.9V14.4V13. 다른 ... 소자에 의한 XOR 게이트의 구성입력출력AB회로(i)전압논리00-156mV0014.9V1104.8V111-31mV04. 패리티 확인 회로입력X1의 개수입력X1의 개수

리포트 | 3페이지 | 1,000원 | 등록일 2009.06.29

다운로드 장바구니
42장 디지털집적회로 : AND게이트 , OR게이트

? 기타 : 논리브레드보드(가능하다면), 3 SPST 스위치[기초이론]디지털 시스템은 “1” 과 “0” 두 가지 상태만을 가지는 소자들로 구성되며, 이들의 논리연산에는 부울대수 ... (Boolean algebra)가 사용된다. 불대수의 함수를 논리함수(logic function) 라고 부르고, 논리함수를 실현하는 전자적 스위칭회로를 논리회로(logic circuits ... 42장. 디지털 집적회로 : AND, OR게이트실험 목적0. AND, OR 게이트의 특징과 기호를 이해한다.1. 구성된 AND 게이트와 OR게이트를 실험을 통해 진리표를 작성

리포트 | 5페이지 | 1,000원 | 등록일 2009.11.15

다운로드 장바구니
예비01_Basic Gates

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.09.13 (월)과목명: 논리회로실험조교명: 유창승분 반: 월F학 ... 에 하나는 받을 수 있지만 A, B 둘 다를 받을 수는 없다는 것이다.ABXLLLLHHHLHHHL·XOR gate·XOR gate의 디지털 회로·설계한 XOR gate 피스파이스 ... , XOR)에 대하여 알아보고 이러한 GATE들로 구성된 LOGIC 회로에서의 BOOLEAN EQUATION과 DE MORGAN의 이론에 대하여 알아본다.II. 이론 및 유의사항

리포트 | 5페이지 | 2,500원 | 등록일 2010.10.19

다운로드 장바구니
RAM(Random Access Memory)에 대한 모든 자료 입니다.(RAM의 의미, 종류와 특징, 향후 개발 방향 등)

inverter의 gate node가 다른 CMOS inverter의 out node로 연결되어 있어 내부의 전압이 유지된다. 이것은 디지털 논리회로의 Flip-Flop과 동일 ... 아도 논리회로와의 혼재가 쉽지만, 휘발성이라는 점과 한개의 셀 당 6개의 트랜지스터를 필요로 하기 때문에 집적도를 높이기가 어려운 실정이다.한 셀 당 [1트랜지스터 + 1캐퍼시터

리포트 | 16페이지 | 1,500원 | 등록일 2013.01.03

다운로드 장바구니
[예비,결과]디지털 기본회로

실험2. 디지털 기본회로1. 실험목적가. AND, OR 및 NOT 게이트의 논리함수를 공부한다.나. 게이트의 회로기호, 진리표 및 부울대수에 의한 논리함수의 표현방법을 공부 ... 한다.다. 게이트의 기능을 측정을 통하여 실험적으로 이해한다.2. 관련이론가. 디지털 시스템은 “1” 과 “0” 두 가지 상태만을 가지는 소자들로 구성되며, 이들의 논리연산에는 불대수 ... (Boolean algebra)가 사용된다. 불대수의 함수를 논리함수(logic function) 라고 부르고, 논리함수를 실현하는 전자적 스위칭회로를 논리회로(logic

리포트 | 7페이지 | 1,000원 | 등록일 2009.05.31

다운로드 장바구니
시프트레지스터 예비보고서

예비 보고서시프트 레지스터1.제목 : 시프트 레지스터2.목적 : 순서논리회로의 기본적인 으용회로가 되는 시프트 레지스터, 링 카운터 , 존슨 카운터, 의사 불규칙 이진수열 발생기 ... 규칙 수열을 발생시키는 회로이다출력이 불규칙하지만 본래의 상태가 반복되므로 Pseudo-Random이라는 이름을 쓴다.3. 실험기구디지털 실험장치, 오실로프코포(또는 다른 측정장치 ... . 실험절차(1) 디지털 실험기판 위에 7474D 플립플롭 두 개를 사용해서 직렬 입력 병력 출력 시프트 레지스터 회로 (a)를 구성하고,, CLK, CLR에 0을 인가한다. CLR

리포트 | 4페이지 | 1,000원 | 등록일 2009.09.26

다운로드 장바구니
논리설계 - 가산기를 MAX-PLUS II 로 실습을 한후 결과 보고서

학습- 가산기란 이진수의 덧셈을 하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다.- 반가산기반가산기는 이진수의 한자리수를 연산하며 자리올림수는 출력에 따라 출력한다.AND ... , OR, NOT 의 세 가지 종류의 논리회로만으로 구성 할수 있다.입력출력A BC S0 00 00 10 11 00 11 11 0- 전가산기전가사기는 이진수의 한자리수를 연산 ... 01000101논리 함수 : A BK-map을 참고 해서 논리 회로 제작반가산기 논리 회로2. 전가산기진리표 작성XYZCS

리포트 | 9페이지 | 1,000원 | 등록일 2009.12.15

다운로드 장바구니
555 타이머를 이용한 회로

) 멀티 바이브레이터- 쌍안정(bistable) 멀티 바이브레이터※. 디지털 신호디지털신호라 부르는 논리신호는 신호의 값이‘0’과‘1’로 구분되며 ‘참’과 ‘거짓’, ‘ON ... Chapter 3. 555 타이머를 이용한 회로예비 리포트 동작특성 설명하기 전에 555 타이머에 대해 알아보도록 하겠습니다.※. 555타이머 칩의 내부는- 2개의 전압비교기 ... 기능이 대표적인 예 입니다.※. 회로설명555 IC의 2번핀 상태를 주목해 보면 스위치(S1)이 열려있으면 555IC의 2번핀은 R3을 통해 전원으로 연결되어 있으므로, 'H

리포트 | 4페이지 | 1,000원 | 등록일 2010.06.17

다운로드 장바구니
게이트 논리회로, 불(Bool 대수), 드 모르간의 법칙

하여 스위칭 대수로 확립하였다.스위칭 대수를 이용하여 디지털 논리회로의 표현과 설계에 응용할 수 있음이 증명됨으로써 디지털 논리의 수학적 기초가 되어 논리 대수라고도 불리워지게 되었다. ... ● Gate 논리회로가. 기본 게이트컴퓨터 내부의 전자적 회로는 많은 스위치를 연결한 것과 같으며, 기본적인 단위 기능을 수행하는 것을 게이트(GATE)라 한다.기본 게이트는 불 ... 대수식의 기능을 수행하는 회로의 기본이다.1. OR 게이트두 개의 입력 단자가 A, B 일 때, 이들이 결합되는 네 가지 조합에 대하여 논리합과 동일한 결과를 출력하는 회로이

리포트 | 8페이지 | 1,000원 | 등록일 2009.04.29

다운로드 장바구니
(전실결과)Digital Circuit 2(엔코더측정회로)를 통한 모터제어

-----------Digital Circuit 2(엔코더측정회로)--------------------------------------------------------------- ... Type Encoder의 동작원리를 이해하고 이를 이용한다.4체배 회로를 이용하여 엔코더의 분해능을 높힌다.Karnaugh Map을 이용하여 논리연산을 최소화한 Labview 프로그램 ... 현재상태를 화면으로 표시해본다.Labview와 DAQ를 이용하여 엔코더를 측정할 수 있는 회로를 구현한다.DC Geared Motor의 원리를 이해한다.Incremental

리포트 | 8페이지 | 6,000원 | 등록일 2012.03.21 | 수정일 2015.09.04

다운로드 장바구니
Encoder, Decoder, MUX(Multiplex)의 작동원리 및 특징 실험 레포트

) EncoderEncoder란 디지털논리회로의 하나로 디지털 전자회로에서 어떤 부호화된 계열의 신호를 다른 부호계열의 신호로 바꾸어주는 변환기이다. 이 내용에 자세히 살펴보 ... 에 따라 이들 사이의 변환이 이루어 지는데 이 일을 수행하는 논리회로를 코드 변환기(Code Converter)라고 한다. 코드 변환기에는 Encoder와 Decider가 있다.2 ... 정보로 조합하여 출력하는 조합논리회로를 Decoder라고 한다. 이번에 우리가 실험하게 된 Decoder는 3개의 입력으로 입력부가 이루어져 있었으며 이에 따른 출력부가 3개

리포트 | 25페이지 | 3,000원 | 등록일 2010.06.09

다운로드 장바구니
FND를이용한 시계[PPT발표자료]

ATmega128과 논리소자를 이용한 디지털 시계목 차주제선정 및 배경설명 일 정 계 획 ATMEGA 128 특징 결과보고 (요약) 프로젝트 세부설명 실패원인 분석 결 론주제선정 ... )Project 목적 - 555 Timer, Decoder, Counter, FND를 이용한 디지털 시계를 제작해 보면서 각 논리소자의 동작 특성을 이해하고 관련 지식을 습득한다. 덧붙여 ... ATmega128를 이용하여 GLCD (Graphic LCD)와 Speaker를 제어하여 회로의 동작 특성을 이해하고 관련 지식을 습득한다. 최종적으로 디지털 시계를 제작

리포트 | 14페이지 | 1,000원 | 등록일 2009.06.22

다운로드 장바구니
판매자 표지

2016년 하반기 sk텔레콤 자기소개서

설계 수업. 이 두 과목은 모두 VHDL로 FPGA를 설계하는 수업 이였습니다. 논리회로설계 수업 때 배우는 여러 가지 설계를 코딩으로 만든다는 게 신기하고 재밌었습니다. 처음 배우 ... 이 많았고, 배우고자 하는 욕심도 많았습니다. 소프트웨어에 관심이 많았던 저는 코딩하는 게 재밌었고, 자신 있어 했습니다. 하지만 실패를 맛 본 건 임베디드 시스템 수업과 디지털합성

자기소개서 | 6페이지 | 5,000원 | 등록일 2016.10.17 | 수정일 2017.09.21

다운로드 장바구니
DLD 실험 - 게이트와 부울대수 및 조합논리 회로

년도-학기2009년 1학기과목명디지탈논리회로실험LAB번호실험 제목2게이트와 부울대수 및조합논리 회로(예비)실험 일자2008 년 3월 13일제출자 이름제출자 학번팀원 이름 ... 게이트조합논리회로의 설계우선 원하는 회로의 입력과 출력의 관계를 진리표로 표현을 한다. 그 다음은 구현된 진리표를 가지고 대수식을 세우는 것인데 간력한 경우에는 바로 식을 세울수 ... Chapter 1. 관련 이론(Theoretical Background)게이트란?입력신호의 논리에 따라 출력을 제어하는 소자를 말한다. 입력 정보에 따라서 게이트를 열고 닫아 0,1을 표현

리포트 | 4페이지 | 1,500원 | 등록일 2009.06.10

다운로드 장바구니
Multiplexer 예비보고서

예비 보고서1. 실험제목Multiplexer2. 목적조합논리회로의 다른 예로서 멀티플렉서와 디멀티플렉서의 동작 원리 및 특성을 확인한다.3. 관련이론(1) 멀티플렉서멀티플렉서 ... 에서 일부는 입력으로 할당하고 나머지는 선택 신호로 할당하여 논리함수를 구현하는 것이다.(2) 디멀티플렉서디멀티플렉서는 멀티플렉서의 역과정을 수행하는 회로로서 하나의 입력선 ... 에 멀티플레서 그림 6(a) 회로를 구성하고 입력 A, B, C, D와 선택신호 S1,S0을 표 1과 같이 변화시키면서 출력 Y의 논리상태를 표1에 기록한다.(2) 디멀티플렉서 그림

리포트 | 2페이지 | 1,000원 | 등록일 2009.09.26

다운로드 장바구니
반도체 공학 개론 HW#2

하고, FPGA와 차이점을 비교하라.- Gate Array논리소자(論理素子)를 열상(列狀)으로 배열한 세미커스텀 (semi-custom:반주문 형태) 집적회로.완전 주문품보다 개발기간이 짧 ... 고 비용도 싸다. 그리고 D램, S램, ROM 등이 기성(旣成)의 기억소자인 것과는 달리, 이 반도체는 다용도의 주문형 논리회로로서, 한 개의 칩 안에 전자회로에서 신호를 처리할 수 ... 있는 기본단위인 게이트가 880~6,000개가 집적된 초대규모 집적회로이다. 게이트를 병렬로 나열하고, 사용자의 요구에 따라 논리회로를 형성한다.우주선, 통신위성, 항공우주기지

리포트 | 12페이지 | 2,500원 | 등록일 2011.06.12

다운로드 장바구니
pspice를 통한 회로 분석(설계과제 11)

는 0 ... ‘0’은 0V로 나타낸 경우)는 를 NOT gate를 통과시킨 신호, Op-amp는 비교기로 5V 단일 전원으로 구동된다. 이 회로에서 출력 의 파형이 의 파형과 최대한 동일하게 되

리포트 | 9페이지 | 2,000원 | 등록일 2009.12.23

다운로드 장바구니
[디지털시스템실험(Verilog)] Multiplexer & Logical Unit 결과보고서

값을 'din0'와 'din1'로 두고, selection input값을 'sel'로 두었으며, 1개의 output값을 'dout'으로 두었다.2 to 1 MUX의 논리회로도 ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목Multiplexer ... 을 가지는 회로이므로, input 4개의 값을 각각 따로 입력하는 구조가 되어야 한다.그러나 왼쪽에서 알 수 있듯이 selection input은 처음의 두 2 to 1 MUX에서 한

리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
VHDL를 이용한 FSM 설계 및 키트 사용법

과 목 : 논리회로설계실험과 제 명 : FSM설계 & 키드 사용법담당교수 : 김 종 태학 과 : 전자전기공학학 년 : 3 학 년학 번 :이 름 :제 출 일 : 08. 05. 14 ... 한 조건하에 state를 바꿔 가면 동작하는데 이 순차적인 논리회로의 원리를 이해한다.-Binary / Gray counter 의 상태표 및 상태도를 먼저 파악한다.RST_N ... - Describe what is the problem.- Finite State Machine일정한 천이 가능한 상태 내에서만 동작하려는 순차 논리 회로FSM의 출력과 다음 상태는 현재

리포트 | 13페이지 | 1,000원 | 등록일 2010.05.27

다운로드 장바구니

이전10개 138 139 140 141 142143144 145 146 147 다음10개

파워링크

신청하기