"논리회로실험 2"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 XNOR 집적회로실험 vhdl stopwatch 논리회로실험 2 두더지 잡기 디지털집적회로 레포트 and gate 예비 서강대 디논실 plc

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험 2" 검색결과 2,741-2,760 / 4,032건

로봇에게 인간과 같은 권리를 부여하는 것이 정당한가?

된 로봇들도 함께 인간사회에 살아가고 있다. 감정을 느끼며 지적 능력으로 판단도 한다.)2) A.I. (스티븐 스필버그)작품설명 : 하비 박사는 로봇공학 발전의 마지막 관문이자, 논란 ... 트로닉스사의 직원인 헨리 스윈튼과 모니카의 집에 실험 케이스로 입양된다. 스윈튼 부부의 친아들 마틴은 불치병에 걸려 치료약이 개발될 때까지 냉동되어 있는 상태. 인간을 사랑 ... 을 되찾을 수 있다고 믿고 여행을 시작한다.[2]3) 바이센테니얼맨 (크리스 콜럼버스)작품설명 : 2005년 뉴저지. 리처드는 가족을 깜짝 놀라게 해줄 선물로 가전제품을 구입한다. 설

리포트 | 7페이지 | 2,000원 | 등록일 2015.10.29

다운로드 장바구니
기초전기전자 기본계측기 사용법

기초전기전자 기본 계측기 사용법1. 실험 목적1) 직병렬 회로의 전압, 전류, 저항을 이론적으로 계산해보고 직접 측정해 확인해본다.2) 원하는 전압, 전류, 저항이 되도록 회로 ... generator(함수발생기)로 원하는 신호를 만들고 오실로스코프로 측정하여본다.2. 실험 도구파워 서플라이(power supply)전원 공급 장치(power supply ... )키르히호프의 제1법칙(전류법칙)회로의 한 접속점에서 접속점에흘러 들어 오는 전류의 합과 흘러 나가는 전류의합은 같다.Σ유입전류 = Σ유출전류i1 + i2 ? i3 + i4 ? i5

리포트 | 16페이지 | 1,000원 | 등록일 2010.12.22

다운로드 장바구니
디지털 논리 회로 텀 프로젝트 디지털 공중전화

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?161. Project 목적? 디지털 논리회로 설계 및 실습 과목의 term project 구현? 칩의 기능과 논리구조의 이해? 지금까지 학습한 내용들을 복합하여 하나 ... 으면서 작동 원리 자체가 복잡하지 않다는 점에 착안하여 프로젝트 주제 선정2.2 디지털 공중전화학습한 논리구조의 기능 구현을 바탕으로 공중전화 기능에 필수적인 요소들을 회 로로 ... 설계하여 논리 게이트 들만으로 디지털 공중전화 기능 구현2.3 주요 기능● Part 1. 동전 투입: 공중전화 작동을 위해 동전을 투입 (70원이 되면 공중전화 기능 활성화): 동전

리포트 | 16페이지 | 4,000원 | 등록일 2011.01.05

다운로드 장바구니
[디지털시스템실험(Verilog)] Multiplexer & Logical Unit 결과보고서

값을 'din0'와 'din1'로 두고, selection input값을 'sel'로 두었으며, 1개의 output값을 'dout'으로 두었다.2 to 1 MUX의 논리회로도 ... 을 가지는 회로이므로, input 4개의 값을 각각 따로 입력하는 구조가 되어야 한다.그러나 왼쪽에서 알 수 있듯이 selection input은 처음의 두 2 to 1 MUX에서 한 ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목Multiplexer

리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
판매자 표지

8.RAM[예비]

-예비 보고서-1. 실험목적- 반도체 memory의 기본적인 동작 원리를 알아보고 MSI(TTL) 64-bit 기억 소자의 동작을 실험을 통해 확인한다.2. 이론- 메모리는 크 ... 적합하여 주변 회로가 복잡해지는 결점이 있었으나, IC기술의 진보로 해결한 것이 IC메모리이다.)- 위 그림은 IC RAM의 논리 구조인데, 이 RAM은 한 word가 3비트인 4 ... /W0XNo operation10Write11ReadInputOutputEnableA1A0D0D1D2D30XX0*************0100110001011100013. 실험방법

리포트 | 5페이지 | 1,000원 | 등록일 2011.07.05

다운로드 장바구니
디지털 오실로스코프 실험보고서

response)을 관측한다.2. 실험 장치디지털 오실로스코프, 함수발생기, 만능기판, 저항(20), 커패시터()3. 실험 개요A. RC-회로전기회로에 커패시터나 인덕터 ... (highpass filter)의 기능을 갖는 CR-회로를 구성한다.② RC회로 실험의 2 ~ 5 과정을 반복한다.5. 실험 결과A. RC-회로이 실험에서 사용된 저항의 저항 값과 커패시터 ... 의 크기와 위상의 변화를 비교 및 분석한다.실험#1 디지털 오실로스코프의 사용법실험#2 디지털 오실로스코프를 이용한 전압측정실험#3 디지털 오실로스코프를 이용한 과도응답과 주파수응답

리포트 | 15페이지 | 2,000원 | 등록일 2010.10.13 | 수정일 2016.04.01

다운로드 장바구니
RC필터 실험 정리

의 실험 장비 사용법을 습득한다.2.실험내용1)RC회로필터(Filter)는 입력으로부터 어떤 주파수의 허용된 신호는 출력쪽으로 통과시키고, 나머지는 차단하는주파수 선택회로이다. 즉 모든 ... 가 된다. 필터에 의해서 통과되는 것으로 간주되는 주파수 범위를 대역폭(Bandwidth) 이라고 부른다.3.실험장치 및 준비물1)함수발생기2)오실로스코프3)디지털 회로 실험기4 ... -----7RC필터1.실험목표RC회로를 이해하고, 전자 장치에 유입되는 원치 않는 노이즈 제거용 필터와 차단주파수의 의미를 이해한다. 이를 위해서 함수발생기와 오실로스코프 등

리포트 | 7페이지 | 3,000원 | 등록일 2010.05.24

다운로드 장바구니
논리설계 - 가산기를 MAX-PLUS II 로 실습을 한후 결과 보고서

01000101논리 함수 : A BK-map을 참고 해서 논리 회로 제작반가산기 논리 회로2. 전가산기진리표 작성XYZCS ... ? Y)K-map을 참고해서 논리 회로 작성전가산기 논리 회로3. 2비트 병렬 가산기진리표 작성x1y1x2y2cis1s2so ... 가산기의 논리 회로를 참고해서 2비트 병렬 가산기를 만든다.2비트 병렬 가산기4. 4비트 병렬 가산기진리표를 작성하고 2비트 병렬 가산

리포트 | 9페이지 | 1,000원 | 등록일 2009.12.15

다운로드 장바구니
기본 논리 게이트 결과

1.실험 제목-기본 논리 게이트2.실험 결과(1) 2입력 AND, OR, NAND, NOR, XOR 게이트표1 논리게이트 진리표입 력ANDORNANDNORXORAB전압논리전압논리 ... ) NAND 및 NOR 게이트의 응용표2 NAND 및 NOR 게이트의 응용입 력출 력AB회로 (f)회로 (g)전압논리전압논리000.100.10013.510.10103.510 ... 였다.(2)실제 실험진리표와 이론적인 진리표가 일치 하였다.(3)회로(h)와 회로(i)에서는 한번에 실험진리표와 이론적인 진리표가 일치 하였으나회로(j)에서는 두 번 실험을 진행

리포트 | 3페이지 | 1,000원 | 등록일 2009.04.08

다운로드 장바구니
보고서 11

● 실험 목표◆ 4비트 2진/Excess-3 코드 변환기의 설계, 구현 및 테스트◆ 오버 플로우 검출이 가능한 부호 있는 가산기의 설계● 사용 부품◆ 7483A 4비트 2진 가산 ... 회로도와 2진수를 BCD로 변환 표.9이하면 그대로 출력, 10이하면 6(0110)을 더한다.비교기의 A입력이 2진수 1001보다 크면 A>B 출력이 선언된다.이 동작은 가산기 ... 0이고, A>B가 1일 때 1이 된다. B4와 B1은 항상 0이므로 입력은 접지에 연결한다.● 실험순서 binary > Excess-3 코드 변환회로도를 구성하고 표11-4 진리표

리포트 | 13페이지 | 1,500원 | 등록일 2011.02.17

다운로드 장바구니
기초전자회로실험 예비레포트 불대수 Boolean algebra

불대수와 논리식의 간략화기초전자회로 및 실험I실험일: 09.4.10참고 : 네이버백과(두산백과), 위키백과, 네이버이미지(사진출처), ic114.com1. 실험 목적? 논리식 ... 의 불대수 표현 방법 학습? 논리식의 간략화 학습2. 실험 준비물? 전원공급기 - ED-330? 디지털 멀티미터 - DM411B? 오실로스코프? 배선용 wire? 브레드보드? IC ... ＼1+0=1＼ 1+1=1논리합을 수행하는 불 대수의 덧셈은 2진수의 0과 1의 덧셈으로서, 불 대수의 덧셈 규칙은 다음과 같다.[2] 불 대수의 곱셈0·0=0＼ 0·1=0＼ 1

리포트 | 8페이지 | 1,000원 | 등록일 2009.09.18

다운로드 장바구니
디지털 회로 실험 / 인터비젼 / 예윤해, 정연모, 송문빈 /2장 3장(AND, OR, NOT, NAND,NOR, XOR) 결과보고서

디지털 회로 실험(2장, 3장 결과보고서)과 목 명 :디지털 회로 실험학 과 :학 번 :이 름 :실험 2. 결과 보고서(AND, OR, NOT 게이트)실험(1) AND 게이트입 ... .4411100.1751114.433결과 및 고찰이번 실험은 논리회로시간에 배운 AND, OR, NOT 게이트를 실험으로 확인해보는 실험이었다.- 실험 1PSpice로 회로를 구성 ... 하였다. A,B,C,D선에 주파수가 1kHz, 2kHz, 4kHz, 8kHz를 주어서 E,F,G선에 나오는 클럭을 그래프로 출력하였다. 실험 1 회로 구성 실험 1회로와 등가회로 실험

리포트 | 13페이지 | 1,000원 | 등록일 2009.05.07

다운로드 장바구니
래치, 플립플롭, 시프트 레지스터

실험7 래치, 플립플롭, 시프트 레지스터목적1) 각종 래치의 동작원리를 이해한다.2) 각종 플립플롭의 동작 원리를 이해한다.3) 기본 논리 소자를 이용하여 래치를 구현하고 동작 ... , 회로를 구성하고 출력하라.2) Enable이 있는 SR 래치 동작 확인Enable이 있는 SR 래치의 동작을 실험하기 위해서 다음의 그림과 같이 회로를 구성하고 동작을 확 인하라 ... 의 피드백(feedback) 경로가 존재한다.NOR 게이트를 사용한 래치NOR 게이트 2개를 사용해 구성된 래치 회로로서, 입력 S, R과 출력 Q, Q'를 가지고 있다. 그림 타이밍

리포트 | 5페이지 | 1,000원 | 등록일 2010.06.23

다운로드 장바구니
실험 6. 시프트레지스터와 카운터 (Shift Register & Counter)

.시프트 레지스터를 상태도가 순환형태인 상태기계를 구성하기 위해서 조합논리와 결합시킬 수도 있다. 이러한 회로를 shift-register counter라 부른다. 이진 계수기 ... 식 카운터에 비해 회로가 간단해진다는 장점이 있으나, 여러 단을 접속시킬 때에는, 전달딜레이가 길어지는 단점이 있다.(3) 8단의 2진 카운터에서 카운트할 수 있는 최대 값은 얼마 ... 의 AND 연산 값을 다음 단 J, K로 보낸다. 다음은 동기식 Up/Down 카운터의 회로도이다.동기식 Up/Down 카운터(6) 7476 J-K F/F을 이용하여 4단 2진

리포트 | 5페이지 | 2,000원 | 등록일 2012.03.11

다운로드 장바구니
논리회로실험_예비6

색깔이 다르게 표시되는지 다른게 표시됨.(DSTM1~4:차례대로 CLR, SERIAL, PR1, PR2의 값을 교재에 있는대로 +5V를 입력하고 접지하고 하는건 0.1us 와 0.2us 일때로 주고 클럭은 2us부터 인가 시켰음.)

리포트 | 10페이지 | 2,000원 | 등록일 2012.07.13

다운로드 장바구니
De-Morgan회로, NAND을 구성 회로

실험5-6. De-Morgan회로, NAND을 구성 회로1. 실험목적가. 드모르간의 정리를 이해한다.나. 드모르간의 정리를 이용하여 논리식 및 논리회로의 등가변환을 이해 ... Input NAND Gate)- LED- 저항 330나. 실험순서1) 그림 5-1의 회로를 구성한다.2) 그림의 진리표에 따라 입력을 변화시켜 표현식 가 등가회로임을 검증하라3 ... 하여라6) 그림의 회로를 완성하고 진리표를 완성하라.6) 그림의 회로를 완성하고 진리표를 완성하라.4. 실험결과a. 드모르간의 정리1)그림 1 값이 1을 가질때그림 2 값이 0

리포트 | 7페이지 | 1,000원 | 등록일 2009.05.31

다운로드 장바구니
Decoder 예비보고서

예비 보고서1. 실험제목Decoder2. 목적조합논리회로의 대표적인 예가 되는 복호기와 부호기의 동작 원리 및 특성을 확인하고 부호 변환기의 동작을 살펴본다.3. 관련이론(1 ... 의 반대기능을 하는 변환회로로서, 2-to-4 line 복호기의 반대기능을 가진 것이다. 일반적으로 보통의 디지털 논리회로는 처음부터 이진 신호로 부호화하여 신호를 발생시키기 때문 ... 외에는 ‘0’을 인가한다.CD AB0 00 11 11 00 010110 1011111 1XXXX1 011XX4. 실험 순서(1) 디지털 실험기판 위에 2-to-4 복호기 회로 (a

리포트 | 2페이지 | 1,000원 | 등록일 2009.09.26

다운로드 장바구니
실험2예비[1].CMOS회로의.전기적특성나중

과 CMBIC 2. 출력 파형VILmin = 900.092㎷, VIHmin = 3.15 VSchmitt-Trigger Inverters회로 SEQ 회로 \* ARABIC 2 ... 1. 목 적74 HC(High-Speed CMOS Logic Family)의 전기적 특성을 이해한다.Logic Level의 의미와 Noise Margin을 실험을 통해 확인 ... 한다.2. 이 론Logic Levels & DC Noise Margins (DC특성)경계값 용어▪ VOHmin: High를 출력할 때 최소 허용 전압.(보통 VDD-0.1

리포트 | 10페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
8비트 가산기 디지털회로실험 예비보고서

디지털회로실험 사전보고서-Lesson 8 8비트 가산기□ 시뮬레이션7-세그먼트 시뮬레이션Verilog HDL 코드시뮬레이션 결과입력값출력값숫자4(D)3(C)2(B)1(A ... 7-세그먼트 디코더 datasheet지난 실험에서 7-세그먼트 디코더 회로를 쿼터스2 프로그램을 이용해 논리도를 그려 구성했다. 이번에는 verilog HDL 코드를 이용해 8비트 ... 된다. 지난 실험에서 이러한 회로를 논리도로 그림을 그려 표현했을 때 생각했던것보다 회로가 복잡해 확인하는데 많은 어려움이 있었다면 이번에는 쉽게 코드를 가지고 한눈에 확인할 수 있

리포트 | 4페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
실험보고서_오실로스코프 파형 측정

낮은 범위에서 높은 범위까지 가변될 수 있어서 회로시스템의 주파수 특성을 분석하는데 좋은 신호제공기가 된다. 디지털회로에서 입력파형으로 요구되는 TTL 및 CMOS 논리 신호 ... , (접점당 2 ~ 25 pF으로 발생되는) 큰 공전 커패시턴스때문에, 무땜납 빵판은 상대적으로 낮은 주파수로 동작이 제한된다. 일반적으로 회로의 특성에 따라서 10 MHz보다 느리 ... 하여 표시INV감산모드 : CH1에서 CH2를 감산한 파형 표시◎실험 2 디지털 오실로스코프를 이용한 전압과 파형 측정○실험목적디지털 오실로스코프를 이용해 직류와 교류의 전압과 파형

리포트 | 16페이지 | 2,000원 | 등록일 2011.04.20

다운로드 장바구니

이전10개 133 134 135 136 137138139 140 141 142 다음10개

파워링크

신청하기