"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 전전설2 논리회로 텀프로젝트 실험12 멀티플렉서 vhdl 디지털회로실험 라인트레이서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 241-260 / 4,737건

판매자 표지

서강대학교 21년도 디지털논리회로실험 프로젝트 3단계 보고서 (A+자료)

디지털논리회로실험 프로젝트 보고서 – 가위바위보 게임(3단계)1. Block Diagram모듈들을 모두 연결한 Project 파일의 schematic일단 모듈들의 enable ... 의 제어 하에, state에 따라 특정한 동작을 수행하게 된다.이 회로 안에서 다루어야 할 데이터는 가위(S), 바위(R), 보(P), 안 눌림(no_press), 다른 키 눌림 ... 후, 그에 맞는 회로를 그려 모듈을 완성하였다. Karnaugh map의 결과는 아래와 같았다. (밑줄 표시된 신호가 invert된 신호)Result(2) = XOR(Key(2

리포트 | 26페이지 | 3,000원 | 등록일 2022.09.18

다운로드 장바구니
서강대학교 디지털논리회로실험 9주차 - Memory Devices and dot/key-matrix interfaces

1. 실험 목적ROM, RAM과 같은 기본적인 메모리 소자들의 동작 원리와 활용 방법을 이해하고, 이 중 ROM을 이용해 임의의 기능을 수행할 수 있는 combinationmal

리포트 | 22페이지 | 1,500원 | 등록일 2024.08.17

다운로드 장바구니
[논리회로설계실험] 1bit full adder & 4bit full adder (logic gate 구현)(성균관대)

가능하다는 것을 알 수 있다.이번 실험에서는 1-bit full adder의 경우 dataflow, gatelevel로 구현하였다. 역시 full adder하나만으로 진행하는 단일

리포트 | 7페이지 | 1,500원 | 등록일 2024.06.07 | 수정일 2025.06.09

다운로드 장바구니
판매자 표지

[A+보장]한양대에리카A+맞은 레포트,논리회로설게및실험,Decoder & 7-segments 실험

Chapter 1. 실험 목적74LS47 소자를 이용하여 7-segment 시스템을 표현할 수 있다.Chapter 2. 관련 이론1. CodeCode는 컴퓨터에서 사용하는 정보 ... 되는 회로이다. 예를 들어서 8개의 입력이 있다고 하면  개라고 표현할 수 있다. 여기서 3개가 출력된다는 의미이다. 인코더를 회로에서 사용되는 이유는 인코더는 어떤 정보 ... encoder은 의 진리표를 참고하여 회로를 그릴 수 있다. OR 게이트 소자인 74LS32 2개로 그린 회로가 들어가는 입력 신호가 4개이고 출력 신호가 2개인

리포트 | 7페이지 | 2,500원 | 등록일 2024.05.21

다운로드 장바구니
판매자 표지

홍익대_디지털논리회로실험_1주차 예비보고서_A+(분반 보고서점수 1등)

디지털 논리실험 및 설계 1주차 예비보고서실험 준비1.1 AND 게이트7408의 datasheet를 읽는 법을 간단하게 서술하고 기본 실험 (1)의 회로를 어떻게 결선하여야 하 ... 이 나온다. 7번 pin은 Gnd, 14번 pin은 Vcc이다.-기본 실험(1)의 회로를 구성하는 방법-A 스위치를 1번 핀에 연결, B 스위치를 2번 핀에 연결, 3번 핀과 X ... 다. VCC에서 GND로 어떠한 구성 요소 없이 바로 전류가 흐르기 때문에 과열될 수 있고 화재나 폭발 가능성이 있다..1.3 기본 실험 (4)의 회로를 구현하시오.1.4 응용

리포트 | 5페이지 | 1,500원 | 등록일 2024.05.15

다운로드 장바구니
판매자 표지

[알기쉬운 기초 전기 전자 실험 (문운당)] 12. 발광 소자의 특성 및 논리회로 결과보고서 (A+)

2. 카르노 맵과 관계식§ 진리표에 따라 7 세그먼트에 입력되어질 단자들에 대한 카르노 맵을 각각 그려보았습니다. 처음에는 주어진 데모만으로 관계식을 나타내기엔 너무 복잡하여, 입력변수들의 조합에 따라 함수값이 발생하지 않는 Don’t care의 개념을 적용하여, 검은..

리포트 | 3페이지 | 3,000원 | 등록일 2023.12.31

다운로드 장바구니
판매자 표지

[A+보장]한양대에리카A+맞은 레포트,논리회로설게및실험,MUX & DEMUX

Chapter 1. 실험 목적MUX와 DEMUX의 원리를 확인 할 수 있다. Chapter 2. 관련 이론1. Multiplexer(MUX)먹스는 여러 개의 회로에서 입력된 신호 ... 중에서 어느 한 입력신호를 선택해 출력회로를 전달해주는 기능을 수행하는 데이터 선택 논리회로이다. 그리고 먹스를 활용하면 여러 개의 장치가 하나의 전용선을 공유할 수 있게 한다

리포트 | 9페이지 | 2,500원 | 등록일 2024.05.21

다운로드 장바구니
서강대학교 디지털논리회로실험 4주차 - Multiplexers, Three-state devices and Exclusive-OR

● MultiplexerMultiplexer는 여러 입력신호 중 하나를 선택해 단일 출력신호로 내보내는 회로로서 간단하게 MUX라고 하기도 한다.3. 결과 분석1) STEP 1~2이 실험은 Three ... 1. 실험 목적Multiplexer, Three-state, 그리고 Exclusive-OR gate의 동작원리와 활용방법을 이해한다.2. 실험 이론 ... -state device의 성질, 그리고 동작을 확인하기 위한 실험으로써, 두 입력 신호를 각각 Three-state buffer의 입력에 연결했고, 오실로스코프를 이용해 출력신호

리포트 | 21페이지 | 1,500원 | 등록일 2024.08.17

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 2주차 보고서 (A+자료) - Logic Gates, FPGA

디지털논리회로실험 2주차 실험 보고서목적- TTL logic gates의 동작 방법을 익히고, Logic level과 noise margins, fanout에 대해 이해한다. ... Logic: TTL논리 회로 소자에는 TTL과 CMOS가 있는데, 이번 실험에서는 TTL을 이용한다. TTL 논리회로에서는 입력과 출력 전류, 전압에 대한 기준이 있다. 먼저 전압에 대 ... - Gates를 이용해 논리 함수를 최적화해본다.- Wired OR logic의 특성과 활용 방법에 대해 이해한다.- FPGA를 이용하여 간단한 논리 회로를 구현하고 동작을 확인해본다

리포트 | 20페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
판매자 표지

[A+보장]한양대에리카A+맞은 레포트,논리회로설게및실험,Latches & Flip-Flops

Chapter 1. 실험 목적반도체 소자를 통해서 Latches를 포함한 Flip Flop들의 정의에 대해서 알 수 있다. Chapter 2. 관련 이론1. Latches가장 ... 기본적인 기억장치 요소는 Latches이다. 일반적으로 Flip Flop은 Latches로 만들어진다. 래치는 Flip Flop안에서 가장 빈번히 사용하지만, 순차회로를 직접 구현 ... 다.1-1) SR Latches을 보면 SR래치는 엇갈린 쌍으로 된 NOR게이트로 만들어진 회로이다. 래치는 2개의 입력을 갖는다. S로 표시된 것은 set를 위한 것이고 R

리포트 | 11페이지 | 2,500원 | 등록일 2024.05.21

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 6주차 결과레포트 (A+자료) - Flip-flop, Registers

디지털논리회로실험 6주차 실험 보고서목적- Flip-flop의 종류를 파악하고 각각의 동작원리를 이해한다.*SR-, D-, JK- flip-flop*setup time과 hold ... circuit은 현재의 입력 뿐만 아니라, 이전의 입-출력에 의해 만들어진 현재의 state에 의해서도 출력이 결정되는 회로이다. Sequential 회로는 Latch와 Flip ... 별로 저장하기도 한다.실험결과STEP 3:그림3-1 – SR latch그림3-1처럼 NOR로 구성된 SR latch를 구현한다. 그 후 BTN_0와 BTN_1의 조합과 출력의 이전 상태

리포트 | 20페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 3주차 결과레포트 (A+자료) - Decoder, 7-Segment Display

디지털논리회로실험 3주차 실험 보고서목적- 일반적인 binary decoder와 encoder의 동작 원리를 이해한다.- 7-segment decoder의 동작원리를 이해한다. ... ode 체계를 다른 code 체계로 변환하는 논리 회로이다. 보통 입력단자의 개수가 출력단자의 개수보다 적다. 또한 디코더는 enable 신호가 존재해, enable이 active ... LED가 켜지는 원리이다.3.3 Encoderencoder는 출력이 입력보다 적은 bit수를 지니는 code 변환 논리회로이다. 보통 2n개의 입력단자와 n개의 출력단자가 존재

리포트 | 34페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 7주차 결과레포트 (A+자료) - Counter, State Machine, State Diagram

디지털논리회로실험 7주차 실험 보고서목적- Counter의 구조와 동작 원리를 이해한다. (비동기/동기 counters)- State machine을 분석하고 설계할 수 있 ... 하는 순차 논리회로이다. 일반적으로 000->001->…->111->000과 같이 n-bit 숫자가 증가/감소하는 기능을 수행한다. counter는 여러 개의 flip-flop ... machine은 n개의 flip-flop을 이용해 2n개의 state를 갖게 되며, 이러한 state와 입력에 따라 다음 state, output을 결정하는 순차 논리회로이

리포트 | 28페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 9주차 결과레포트 (A+자료) - ROM, RAM, Dot matrix, key matrix

디지털논리회로실험 9주차 실험 보고서목적- 메모리 소자들(ROM, RAM)의 동작 원리와 활용 방법을 이해한다.- Address decoding의 개념과 구현 방법을 이해한다. ... LED들이 계속 켜진 것처럼 보이게 되는 것이다.실험결과STEP 1:그림1-1 4x4KeyScan의 block diagram그림1-1을 이용하여, key matrix의 16개 ... 의 스위치에 해당하는 숫자를 7-segment display에 표시하는 회로를 구현하고자 한다.Cmod S6가 제공하는 기본 CLK의 주파수는 8MHz로 알려져 있다. 하지만 이

리포트 | 35페이지 | 3,000원 | 등록일 2022.09.18

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 4주차 결과레포트 (A+자료) - Multiplexer, Tri-State, Exclusive-OR gate

디지털논리회로실험 4주차 실험 보고서목적-Multiplexer의 동작원리와 활용방법을 이해한다.-Three-state 소자의 동작원리와 활용방법을 이해한다.-Exclusive ... 다면 그111010111101표20-1 논리회로에 대한 진리표STEP 21:표20-1을 보면, 입력 DIO0~DIO3 중에서 1의 개수에 따라 출력이 나오는 것을 알 수 있다. 입력 ... switch이다. 이 때 n개의 입력이 존재한다면 selector 신호는 [log2n]개가 필요하다. selector의 논리적 조합에 따라 n개의 입력 중 출력과 연결할 입력신호

리포트 | 35페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 5주차 결과레포트 (A+자료) - Half-Adder, Full-Adder, 2's complement

2.1 비교회로 (Comparators)두 이진수의 비교를 수행하고, 같은지 다른지 혹은 어떤 수가 더 크거나 작은지를 판단하는 것이 comparator(혹은 magnitude ... 의 경우 회로 연결을 위한 신호들 사이의 관계는AGTBOUT = (A>B) + (A=B)*AGTBINAEQBOUT = (A=B)*AEQBINALTBOUT = (A

리포트 | 29페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 8주차 결과레포트 (A+자료) - Shift Register, Multiplier, 4-digit 7-segment display

디지털논리회로실험 8주차 실험 보고서목적-Shift registers의 구조와 동작원리를 이해한다.-Multiplier 설계를 통해 shift register의 활용방법을 익힌다 ... .-4-digit 4-segment display의 구동원리를 이해하고 활용을 위한 회로를 설계한다.이론2-1. Shift registersshift register는 flip ... 와 MCND를 논리적으로 곱한 값과 HP를 곱해서 5-bit F(4:0)를 연산한 후에, F(4:1)은 HP로 load시키고, F(0)는 LP/MPLY의 serial input

리포트 | 33페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
논리회로실험 실험2 결보

EXPERIMENT 2. CMOS 회로의 전기적 특성1. 실험 과정 및 결과[실험1] Inverter의 입출력 특성 확인★ 실험1, 실험2는 Oscilloscope의 오작동 ... 결과에 기반하여 실제 실험 결과를 예상해 보는 방향으로 작성하였습니다 (사전에 조교님께확인 받음)★- 실험 과정 : 실험 노트에 제공된 회로도를 기반으로 미리 Bread Board ... 사진 위에 회로를 손으로 그려왔으며, 실제 실험을 진행 시에 실험 전에 그려 온 회로도를 기반으로 회로를 구성하였다.실험 전에 그려온 회로도실제 구성한 회로그리고 Power

리포트 | 8페이지 | 1,000원 | 등록일 2018.09.26

다운로드 장바구니
논리회로실험 프로젝트 예비

1. 설계목표FPGA Kit에서 7 Segment 모듈과 Keypad 모듈을 이용하여 사칙연산 계산기를 만들 수 있다.2. 요구사항에 대한 분석 및 해결방안6자리 숫자를 사칙 연산할 수 있는 계산기를 설계한다(입력된 숫자 및 계산결과는 7 Segment 표시기에 표시 ..

리포트 | 8페이지 | 1,000원 | 등록일 2018.09.26

다운로드 장바구니
판매자 표지

논리회로실험 팀 프로젝트

]의 카르노맵[3입력 7-세그먼트]의 논리 회로도5-2 실험순서① 실험을 하기에 앞서 3입력 7-세그먼트의 진리표를 작성하여 본다. 진리표를 보고 논리식을 작성 해보고 카르노 맵을 활용 ... 작성 및 간소화20144772 정유선 - 7세그먼트 회로도 작성 및 구현(sub)4. 실험 목적NAND 게이트를 이용하여 클록형 J-K 플립플롭을 구성하여 보고, J-K 플립플롭 3 ... 까지 숫자가 나오는지 확인하고 동기식 카운터와 7-세그먼트를 잘 이해하고 활용 할 수 있는지에 목적이 있다.5. 논리회로5-1[동기식 카운터]의 논리 회로도[3입력 7-세그먼트

리포트 | 9페이지 | 1,000원 | 등록일 2018.03.02

다운로드 장바구니

이전10개 8 9 10 11 121314 15 16 17 다음10개

파워링크

신청하기