"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 레포트 텀프로젝트 전전설2 논리회로 설계 논리회로실험 vhdl 실험12 멀티플렉서 and or not 게이트

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 2,501-2,520 / 4,736건

반가산기와 전가산기 - 결과

기초회로실험- 결과보고서 -- 8조 -정보통신공학부반가산기와 전가산기- 실험의 목적 -(1) 반가산기와 전가산기의 원리를 이해한다.(2) 가산기를 이용한 논리회로의 구성능력 ... 을 키운다.- 실험의 개요 -2진 연산에 따라서 계산 값과 자리올림을 나타낼 수 있는 반가산기와 전가산기를 회로에 적용하였을 때의 출력이 어떻게 나타나는지 확인하고, 이와 더불어 반감산 ... 기와 전감산기, 2bit 병렬 2진가산기를 구성하여 실험하고 진리표를 작성하여 확인해 보았다.- 실험 회로 및 실험 결과 -ABSC00011011(1) 다음 회로를 구성하고 진리표

리포트 | 4페이지 | 1,000원 | 등록일 2015.10.18

다운로드 장바구니
[고려대 전기회로실험]7. 옴의 법칙, 8. 직렬회로, 9. 직렬회로 설계 결과리포트

7. 옴의 법칙학번성명실험실실험조실험일시16.03.171. 실험목적1) 회로 내의 전류, 전압, 저항 사이의 관계를 실험적으로 확인한다.2) 옴의 법칙을 입증한다.3) 측정오차 ... 시에는, 데이터 해석이 유한한 데이터에 의한 통계값을 근거로 행해지기 때문에 오차가 크게 발생할 수 있는 원인이 되기도 한다.본 실험을 통해 회로 내의 전류, 전압, 저항 사이 ... 의 관계는 옴의 법칙(V=IR)을 만족함을 확인했다.● 실험 고찰1. 표 7-2~7-5의 실험 데이터로부터, 회로의 전류I, 전압 V, 저항 R에 관해 얻을 수 있는 결론을 설명하시

리포트 | 10페이지 | 1,000원 | 등록일 2016.09.22

다운로드 장바구니
Combinational_Logic_Design_Ⅰ_Arithmetic_Logic and Comparator

)< 초록 (Abstract) >이 실험은 먼저 목적에 맞게 연산회로에 대해서 알아보고 1-bit 감산기 및 4-bit 가산기를 ISE 프로그램을 이용하여 설계해보았다. 또한 더 ... 된다는 하는 논리 회로Truth table전가산기두 개의 입력 비트와 자리올림의 입력비트(Carry IN: Ci)를 합하여 합과 자리올림(Carry out:Co)을 출력시키는 논리 회로 ... 반가산기의 입력에 자리 올림 입력 비트를 추가시킨 회로Truth table4비트 가산기 : 멀티 비트 가산기(Multi-Bit Adder)Materials & Methods (실험

리포트 | 32페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
2-port OR gate

모두 Or Gate의 특성을 잘 따르고 있었다. 실행 결과는 논리회로 시간에 배운것처럼 값이 나오는 것을 확인할 수 있었다. 오늘 이렇게 배운 내용이 앞으로 나올 내용들의 바탕 ... 은 외부적인 모형을 표현하였으므로 다음으로는 하드웨어 구성 내부의 연결동작을 표현하여야 한다. 즉, architecture 부에서는 회로의 실질적인 내부 동작 또는 각 부품들 사이 ... 다. ◎ Behavioral Modeling Description(동작적 표현방법) - 회로의 표현을 기능적 혹은 동작적 알고리즘으로 기술하는 방식이다. 주로 기술된 문장의 순서대로 동작

리포트 | 17페이지 | 1,000원 | 등록일 2010.06.24

다운로드 장바구니
실험 1. BASIC GATES

실험 1. BASIC GATES◆ 실험 목적기본적인 logic gates에 대하여 알아보고 이러한 gate들로 구성된 logic 회로에서의 Boolean equation과 De ... 을 작성하라.ABX000011101111ABY000011101111ABZ000011100110(3) 실험 (4)에 대해서도 (2)와 같은 과정을 반복하라.회로 a)ABX ... =ABC000011101110◎ 시뮬레이션 결과◆ 예비 보고서(1) 실험방법 (1)에서처럼 2-input gate를 이용하여 3-input OR, NAND, NOR gate를 실험

리포트 | 7페이지 | 2,000원 | 등록일 2009.03.10

다운로드 장바구니
Exclusive-OR와 응용(예비)

라고도 한다.? 가산기 ;2진수의 덧셈을 수행하는 조합 논리 회로.반가산기(half adder), 전가산기(full adder)1) 반가산기 ; 2개의 2진수 입력과 2개의 2진수 ... 출력을 가지는 논리 회로. 2개의 2진수 입력은 피가수(A)와 가수(B)이고, 2개의 2진수 출력은 합(S:sum)과 자리올림수(C:carry).반가산기는 덧셈을 수행할 때 ... ? 감산기 ;2진수의 뺄셈을 수행하는 조합 논리 회로.반감산기 ( Half Subtracter) ;2개의 비트들을 빼서 그 차를 산출하는 조합회로이다. 이 회로는 1을 빌렸

리포트 | 9페이지 | 1,000원 | 등록일 2010.07.27

다운로드 장바구니
[전기전자기초실험] 연산 회로 설계 실험 결과보고서

> Configure를 할 때 에러가 계속 발생하는 경우가 있어서 실험이 많이 지연되었다. 또한 논리 회로와 관련된 연산이 생소하여 신호에 따른 연산을 파악하는 게 꽤 힘들었다. 동작 제어 신호 ... 에 따라 연산이 논리연산과 산술연산으로 나뉘게 되는데 이 두 가지 경우를 각각 고려하여 연산을 하는 것이 꽤 어려움이 있었다. 코드를 짜는 과정에서도 준비해 간 코드가 실험목적 ... 학 과학 년학 번분 반실험조성 명전기전자공학2학년전기전자공학2학년6) 실험과정 및 결과측정4비트 덧셈기/뺄셈기 verilog HDL 코드4비트 덧셈기/뺄셈기 Timing

리포트 | 8페이지 | 1,000원 | 등록일 2009.07.29

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)5주차예비

1개와 3개의 OR gate , inverter를 이용하여 회로를 구현할 수 있다.다. 멀티플렉서여러 개의 데이터를 입력 받을 때 그 중 하나를 선택하여 출력하는 논리 회로 ... 어레이나 디지털 신호 처리기 등등을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 ... 어 다양한 회로를 실험할 수 있다. 또한 FPGA 디바이스를 모듈화 하여 xilinx의 모듈이 장착 가능하고 디바이스로 호환하여 사용할 수 있다. 설계과정에서 사용하는 클럭의 입력

리포트 | 13페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
실험 2. CMOS 회로의 전기적 특성

this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: '08. 9. 22과목명: 논리회로실험 결과보고 ... 서교수명: 이재진 교수님분 반: 월8.5교시학 번: 200420026 / 200420031성 명: 김승욱 / 김용정실험 2. CMOS 회로의 전기적 특성1. 실 험 결 과실험 1 ... ) 회로◆ PSPICE Simulation실험 3.(1) 회로◆ 실 험 결 과74HC04의 Data Sheet?실험 3.(1)VoutIOLRnIOL=4㎃일 때 VOL0.254V4

리포트 | 10페이지 | 2,000원 | 등록일 2009.03.10

다운로드 장바구니
설계과제1 BCD 가산기

논리회로설계 실험 설계과제 보고서 #1BCD 가산기1. 실험 목표7 segment 표시장치의 작동원리에 대하여 이해하고 7 segment 장치를 사용한 BCD to 7 s ... 로 출력하는 논리회로이다. 두 개의 BCD 이진수를 더할 때, 각 자리수의 합을 표현하는 BCD 형태의 4비트 2진수는 10진수로 변환하였을 때 한 자릿수가 되어야 하므로 그 수 ... 인 경우30011+40100701110111= 7[그림 5] 합 > 9 인 경우81000+70111151111+0110+ 6Carry (1)0101= 53. 실험 내용- 실험 1

리포트 | 11페이지 | 5,000원 | 등록일 2018.01.10

다운로드 장바구니
[논실]예비6, 200820126, 안효중, 4조

윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2011.10.12과목명: 논리회로실험교수명 ... 으로 확인해 본다.③ D F/F (IC 이용)→ 실험 2번과 같은 형태이지만 74HC574 1개를 이용해 D F/F를 구성해 본다. 실험 2와 같은 내용의 회로이기 때문에 같은 결과 ... : 박성진 교수님분 반: 수 8.5~11.5학 번: 200820126성 명: 안효중< Chap.6 예비보고서 >[1] 실험 목적Latch와 Flip-flop 이론을 이해하고 실험

리포트 | 3페이지 | 1,000원 | 등록일 2012.02.29

다운로드 장바구니
디지털 시스템 실험 RAM(Random Access Memory) 예비보고서

디지털 시스템 설계 및 실험 예비 보고서작성자:학번:실험조:실험일:실험제목RAM(Random Access Memory)실험목표1. 16×4RAM(Random Access ... 이 있는데, 내부회로가 Flip-flop으로 이루어져 있으면 SRAM(Static RAM)이라 하고, Capacitor와 MOSFET로 이루어져 있으면 DRAM(Dynamic RAM ... )이라 한다. Verilog로 작성되는 RAM은 Flip-flop으로 구성하므로 SRAM이라고 할 수 있다. SRAM 기억장치의 기본 단위는 하나의 비트(bit)를 기억하는 회로

리포트 | 5페이지 | 1,000원 | 등록일 2016.04.08

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2) 1주차예비

9월 14일학 번 : 2012440이 름 :Ⅰ. 서론 (Introduction)1. TTL (transistor transistor logic)TTL이란 반도체를 이용한 논리 회로 ... 의 대표적인 예로 즉, 트랜지스터와 트랜지스터를 조합한 논리 회로를 말한다. 일반적으로 5V 단일 전원의 집적 회로로 만들어졌다.2. OR Gate, XOR Gate■OR Gate ... 와 sum을 얻을 수 있고 여러 bit의 연산 과정에서도 전가산기를 여러 개로 이어 만든 회로를 통해서 연산을 설계할 수 있다. 이번 실험을 통해서는 먼저 소자들을 이용해 실제의 전

리포트 | 13페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.03.22

다운로드 장바구니
조합논리회로 1 부호기 예비보고서

※최대한 요약을 하여 책의 내용이 빠질 수도 있음을 명시합니다.■실험 목적-조합논리회로의 기본적인 예가 되는 복호기와 부호기의 동작 원리 및 특성을 확인하고 부호 변환기의 동작 ... 을 살펴보는 실험입니다.■실험 이론-논리회로는 일반적으로 조합논리회로와 순서논리회로로 구분됩니다. 조합논리회로는 실험 1에서 제시된 기본논리게이트들의 조합을 통해서 구성된 논리회로 ... 이고, 순서논리회로는 입력 신호의 순서에 따라서 동작과 출력이 다르게 나타나는 논리회로 입니다. 우선, 이 실험에서는 조합논리회로의 기본적인 예가 되는 복호기와 부호기에 관해서 실험

리포트 | 2페이지 | 1,500원 | 등록일 2014.11.28

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제11주 Lab10 Post

함을 확인하였고, Count up과, Calibration Clock 또한 정상 동작함을 확인하였다.ReferenceDatasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... Post-lab Report전자전기컴퓨터설계실험Ⅱ11주차. Project, Digital Watch Counter.실험 날짜2016. 11.21학번이름Professor조교 ... 다.DiscussionDigital WatchPre-Lab의 source code로 실험한 결과, 분주한 clock을 다른 module 혹은 always 구문에서 사용할 경우

리포트 | 6페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
예비05_Latch Flip-flop

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.10.11 (월)과목명: 논리회로실험조교명: 유창승분 반: 월 ... 실험5 예비보고서전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶 ... 하는 것.· 리셋(reset) : 무조건 0의 상태로 지우는 것.1) R-S F/FS와 R인 두 개의 상태 중 하나를 안정된 상태로 유지시키는 회로로서 외부에서 입력되는 펄스가 1 인

리포트 | 7페이지 | 2,500원 | 등록일 2010.10.19

다운로드 장바구니
VHDL을 이용한 Digital Clock(디지털 클락) 코드 및 보고서입니다.

1. Project Purpose이번 프로젝트의 목적은 7-segment를 이용하여 시, 분, 초를 나타내는 Digital Clock과 분, 초, 1/100초를 이용하여 초시계를 구현한 Digital Countdown과 Additional로서 스위치를 통해 Digita..

리포트 | 13페이지 | 3,000원 | 등록일 2017.05.23

다운로드 장바구니
전자공학과 디지털 회로 및 실험설계 텀프로젝트 간이 전압계입니다.

을 측정 할 수 있는 간이 전압계2. 제작 동기디지털회로 실험 및 설계 강의를 들으면서 우리가 배웠던 논리게이트, 여러 가지 플립플롭, 멀티플렉서, 디멀티플렉서, FND, 카운터 등 ... 디지털회로 실험 및 설계Term Project 최종 보고서학 과 : 전자공학과과 목 : 디지털회로 실험 및 설계팀 원 :담당교수 :보고서 제출일 : 2015년 6 월 7 일목차1 ... . 프로젝트 주제2. 제작 동기3. 팀원 구성 및 역할4. 사용 부품 및 공구5. 실험원리5-1 실험 부품 설명5-2 동작 원리6. 실험결과1. 프로젝트 주제10V 이하의 전압

리포트 | 9페이지 | 2,000원 | 등록일 2016.04.06 | 수정일 2017.05.23

다운로드 장바구니
디지털 로직 실험 D래치와 D플립플롭

ombinational logic) 회로는 출력이 완전히 입력에 의해서만 결정되는 회로이다. 순차 논리(sequential logic) 회로는 이전 상태에 관한 정보를 포함하고 있 ... 다.8. 이제 클럭 지연 회로를 제거하여 펄스 발생기와 클럭 입력을 직접 연결하여라. 불충분한 셋업 시간으로 인해 출력 DC 레벨이 변경되었을 것이다. 실험보고서에 관찰 내용을 설명 ... 래치D래치는 S-R래치와는 다르게 하나의 입력을 가지고 Enable과 또 다른 입력을 가진다. 아래는 D래치의 회로도와 진리표인데 앞선 실험에서도 관찰 할 수 있었듯이 Enable이 HIGH 일 때, D입력이 바로 출력됨을 알 수 있다.

리포트 | 8페이지 | 1,000원 | 등록일 2015.07.20 | 수정일 2015.07.29

다운로드 장바구니
디지털 로직 실험 멀티플렉서를 이용한 조합 논리

실험 12 멀티플렉서를 이용한 조합 논리1. 실험 목표□ 멀티플렉서를 사용하여 비교기와 패리티 발생기 구성 및 회로 테스트.□ N-입력 멀티플렉서를 사용하여 2N개의 입력을 갖 ... 는 진리표 구현.□ 테스트 회로에서 모의실험 결함의 고장 진단.2. 사용 부품74151A 데이터 선택기/멀티플렉서( 실험에서는 74153을 사용 )7404 6조 인버터LED 1개저항 ... 12-4에서 7404로의 입력이 개방되어 출력bar{B _{1}} 이 계속 LOW 상태가 되었다고 가정하여라. 진리표의 어떤 행이 잘못된 출력 값을 갖게 되겠는가?이번 실험의 회로

리포트 | 6페이지 | 1,000원 | 등록일 2015.07.20

다운로드 장바구니

이전10개 121 122 123 124 125126127 128 129 130 다음10개

파워링크

신청하기