"논리회로도"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털 논리회로 논리회로 래치와 플립플롭 논리 회로 게임 FPGA 게임 plc plc적용사례 디지털공학개론 디지털집적회로 두더지 잡기

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로도" 검색결과 2,461-2,480 / 3,672건

충북대 회로실험 로드러너 프로젝트 발표자료

PASSION(7조) 박해영 선봉국 이상원직류 전동기 키트☆ 목 차 ☆작품 설명 회로도, 소요 부품 제작 순서 문제점 및 개선사항※ 작 품 설 명★작품설명제작기간 : 2009년 ... 6월1일 ~ 2009년 6월7일 작품 기능 : 스위치 조작으로 전진, 후진,좌회전,우회전 가능★차체외부사진※회 로 도, 소 요 부 품※ 회로도※ 회로도◎ 차체 소요 부품금속 ... 다이오드 - 8개 TIP41C 트랜지스터, TIP42C 트랜지스터, 2N4401 트랜지스터 U2의 74HC04 인버터 - 1개 U1 74HC08 AND 논리소자 -1개 U3

리포트 | 18페이지 | 1,000원 | 등록일 2009.07.04

다운로드 장바구니
마이크로프로세서 4비트 설계(맥스플러스)

을 수가 있다.4비트 2진 곱셈기의 논리연산 블록도4비트 2진 곱셈기의 회로도4비트 2진 곱셈기 컴파일중 오류발생산술논리연산장치(ALU)설계산술논리연산장치는 여러가지 연산들을 하 ... 전가산기 설계 (동작원리)컴퓨터 내에서 2진 숫자(비트)를 덧셈하기 위한 논리 회로의 하나이다. 전가산기는 3개의 디지털 입력(비트)을 받고, 2개의 디지털 출력(비트)을 생성 ... 는 조합논리회로로서 산술연산과 논리 연산을 수행한다. ALU의 기본기능으로 2진 덧셈과 뺄셈, 논리연산,보수연산등이 있다. 산술연산 - 연산의 대상이 되는 숫자 정수, 부동 소수점

리포트 | 22페이지 | 3,000원 | 등록일 2008.01.15

다운로드 장바구니
7-segment simulation 실험

LabVIEW를 이용한 7-segment simulation 실험1. 스위치 3개를 이용한 7-Segment 논리회로도 설계(1) 진리표 작성ABCabcdefg

리포트 | 3페이지 | 2,000원 | 등록일 2009.03.29

다운로드 장바구니
TTL 디지털시계 제작

제작 회로도1. 전체 회로도.2. 회로도 분석.3.주요 부품1. TTL IC.2. 다이오드3. LED.4. 저항.5. OSCILLATOR.6. 7-SEGMENT DISPLAYS ... .4.디지털시계 제작 과정1. 분주 회로도.2. 초 회로도.3. 분 회로도.4. 시, 오전/오후 회로도.5.디지털시계 제작 시 유의점1. 납땜 시 유의점.2. 회로도 분석 시 유의점 ... 하나 해독기가 있어야 한다. 이 해독기는 간단한 디지털 논리회로로 쉽게 구성할 수 있다.전자시계의 경우에는 수정 발진자에서 나오는 진동이 직접1회로에 의해 제어돼 1초에 한 번

리포트 | 20페이지 | 2,500원 | 등록일 2009.02.05

다운로드 장바구니
멀티플렉서(MUX)와 비교기(Comparator)설계

하여 출력단과 연결하는 역할을 한다.S0S1F00I001I110I211I3S1I0I1I2I3FS04X1 MUX4X1 MUX 회로도4X1 MUX 구성4X1 MUX 진리표2. 관련 기술 및 ... 이론(2) 비교기(Comparator) · 두 입력이 서로 같은지 또는 다른지를 비교(Compare)하여 알려주는 회로. · 1-bit 비교기는 두 입력이 같으면 '1'을 출력 ... 하고, 다르면 '0'을 출력하는 회로. · 1-bit 비교기에서는 단순히 입력값이 같은지 다른지만 판단해서 출력했다면 bit수를 좀 더 늘려 4-bit 비교기에서는 같은 값 뿐

리포트 | 13페이지 | 1,500원 | 등록일 2010.06.24

다운로드 장바구니
부울대수와 드모르간 정리 실험

와 드모르간 정리 실험1. 목적B00l 대수의 기본공리와 정리를 이해하고, De Morgan의 정리를 실험적으로 증명하는데 목적을 둔다.2. 이론(1) 부울대수? 부울대수는 논리회로 ... , 전기 신호의 유무 등 두 가지 상태로 표현하여 처리하는 이진 논리회로로 구성되고, 이러한 이진 논리회로는 부울대수식으로 관계를 표현하기 때문에 회로의 동작 원리를 나타내는 부 ... 출력(Z)의 논리식을 구하라.OR회로 : SN74HC32N AND회로 : M74HC08B1입력출력(Z)AB전압논리00000100105.2V1115.2V1논리식 : A? (A+B

리포트 | 7페이지 | 1,000원 | 등록일 2008.04.28

다운로드 장바구니
가정안의 커뮤니케이션(의사소통)

) 회로: 기호화된 메시지가 수신자에게 전달되는 방법 즉, 반송수단으로서 경로라고도 한다. 직접언어(음성이 전해지는 공중음파), 직접언어가 아닐 경우(종이?전파?전화)(4) 수신자 ... 해석되기 때문에 편견을 가진 사람은 의도된 방향과 달리 해석한다. 발신자의 메시지가 성공적으로 이해되려면 자기 소속집단의 규범과 신념에 부합되어야 한다.(3) 회로장애: 소음 ... 이 심하거나 물리적으로 거리가 먼 경우, 발신자와 수신자의 자리배치와 신체적 조건의 차이가 심한 경우, 전화선과 같은 원거리 회로가 있는지의 여부에 따라 영향을 미친다.(4) 수신자

리포트 | 6페이지 | 1,500원 | 등록일 2010.11.10

다운로드 장바구니
vhdl을 이용한 디지털 시계.(연습문제 풀이. Digital systems : principles and applications)

, 분, 초를 다 표현할 수 있고 AM/PM설정 기능 추가.■ 필요성● 간단한 VHDL의 구성을 이해하고 회로소스 설계를 통하여 동작을 구성, 전반적인 논리 회로를 이해 ... 간의 친목을 도모하기 위한 회식? 프로젝트 구현 시 중점 사항 및 고려사항 결정- 전체적인 회로도 작성- 추가 기능 사항 검토? 사용언어 조사 및 조원역할 분담- 사용언어 ... : VHDL- 전체적인 회로도 분석, 디코더, 카운터, 설계 역할 분담.조원모두 참여11.17~11.19? VHDL 언어의 사용 방법 습득- VHDL을 이용한 회로 설계 방법에 관한 필요

리포트 | 13페이지 | 2,500원 | 등록일 2008.02.20

다운로드 장바구니
에너지 절약 설비

다. 성장과 발전의 논리로 전개되어진 급속한 산업화는 유한한 에너지 자원을 고갈시키고 하나뿐인 지구환경을 병들게 하였다. 화석 에너지의 고갈, 오존층의 파괴, 지구 온난화, 산성비 등 ... Control)에 의해 모든 구역의 조명회로를 점.소등하고 각종 프로그램화 된 스위치 및 컴퓨터에 의한 수동 및 원격제어를 실시, 창가 측에 설치된 조도센서로 조도를 감지하여 창가 ... 건축기계전기항목첨부서류항목첨부서류항목첨부서류1 2 3 4부위별단면상세도 열관류율계산일람표 단열재시험성적서 바닥부위단면상세도 방습층설치 도면 방승층투습저항자료 *출입구평면도1 2 3

리포트 | 24페이지 | 2,000원 | 등록일 2013.04.09

다운로드 장바구니
노인학습자를 주된 고객으로 하는 평생학습프로그램의 홍보전략을 기술해주세요.

는가?(20점)응용력?노인이라는 대상적 특수성을 고려하여 홍보전략을 논리적으로 전개하고 있는가?(30점)창의성?창의적인 내용을 담고 있는가?(30점)성실성?과제 내용이 전반적으로 성실 ... 회로 변모 때문이다. 이러한 시대적 상황에서 인간의 평균수명이 연장됨에 따라 노년기의 생활이 장기화되고, 사회적 역할상실로 인한 소외감과 무료함에 노인들은 직면하고 있다. 특히 ... 서열 임금체계를 파기하거나 퇴직 후 재 고용하는 형식의 대안을 마련할 필요가 있다. 직무의 숙련도나 생산성과 관계없이 나이가 들면 임금이 올라가는 체계를 그대로 둔 채 정년연장

리포트 | 4페이지 | 3,000원 | 등록일 2013.07.12

다운로드 장바구니
4bit Timing Signal Generator

= B’C’D’ + ABD’Db = AC’D’ + ABCDc = ABD’ + BCDDd = A’CD + ABCLoad – Counter 상태3. 결과전체 회로도각각의 결과 ... 었다. Load와 Counter 를 제어할수 있게 하는 회로를 Logic Converter를 이용하여 설계하였다.4. 참고문헌1. 가장 쉬운 Digital 전자회로 Circuit 실험2 ... . Widmer, Gregory L.Moss5. 디지털 논리와 컴퓨터 설계 M.Morris Mano, Charles R.Kime, 2008

리포트 | 7페이지 | 1,000원 | 등록일 2009.12.03

다운로드 장바구니
반전 및 비반전 연산증폭기, 가산기및혼합기-결과보고서

해서 신호들을 합성하고 신호를 합성하는 것이 였는데, 여러 전자 제품에 실질적으로 사용되고, 응용성하한 활발하게 되고서 한번 이전에 배운성논리 회로와 전기회로적인 특성이 서로 결합 ... 제 목 : 반전 및 비반전 연산증폭기■ 결 과1. 반전 연산증폭기③ 회로내의 직류전압을 접지에 대해 측정하여라.핀 2핀 3핀 6+V-V계산값≒0.0V≒0.0V12V-12V측정값0 ... .08mV0.48mV0.3mV12.07V-12.03V④ 전압이득ⅰ) 회로의 전압이득을 계산하여라.-10ⅱ) 1kHz, 200mVp-p의 입력 신호전압을 사용하여 전압이득을 측정

리포트 | 7페이지 | 1,000원 | 등록일 2010.04.04

다운로드 장바구니
결과02_CMOS 회로의 전기적 특성

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.09.27 (월)과목명: 논리회로실험조교명: 유창승분 반: 월 ... 실험2 결과보고서전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶 ... F학 번: 200920148성 명: 이슬기200920148_이슬기_결과02_CMOS 회로의 전기적 특성.hwpI. 실험결과실험 1. Logic Levels & DC Noise

리포트 | 5페이지 | 3,000원 | 등록일 2010.10.19

다운로드 장바구니
감산기 결과보고서

D와 현재 자리에서 발생한 빌림을 B이라 하면 진리표는 다음과 같다. 3변수 입력의 여덟 가지 조합에 대하여 차와 빌림수의 논리 함수를 얻기 위한 카르노 도는 다음과 같 ... )1.1.2 전감산기(full subtracter ; F.S)1.2 가산기의 특징 (논리기호)1.2.1 반감산기(half-subtracter ; H.S)1.2.2 전감산기(full ... (difference)와 빌림수(borrow)를 구하는 회로한 자리의 2진수를 뺄셈하는 형태를 네 가지 조합이 발생한다. 입력 변수는 피감수를 x, 감수를 y라 하고 출력은 차를 D

리포트 | 17페이지 | 1,500원 | 등록일 2009.05.03

다운로드 장바구니
감산기예비보고서

)1.1.2 전감산기(full subtracter ; F.S)1.2 가산기의 특징 (논리기호)1.2.1 반감산기(half-subtracter ; H.S)1.2.2 전감산기(full ... ubtracter ; H.S)한 자리인 2진수를 뺄셈하여 차 (difference)와 빌림수(borrow)를 구하는 회로한 자리의 2진수를 뺄셈하는 형태를 네 가지 조합이 발생한다. 입력 ... ⓧyxy010111B = x'yxy010111.1.2 전감산기(full-subtracter ; F.S)두 자리 이상의 2진수를 계산할 수 있는 회로입력 변수를 피감수는 x, 감수

리포트 | 23페이지 | 1,000원 | 등록일 2009.05.03

다운로드 장바구니
피에르 브루디에, 텔레비전에 대하여 서평

의 중요도를 균등화?동질화시키는 것이다. 이러한 폐쇄적 정보회로를 깨기 위해서는 결국 불법적 침입을 통한 강렬한 미디어적 효과인 ‘히트’가 필요한 것이다. 결국 그 기준이 되는 것 ... 에 의한 검열이 아닌, 정치와 경제 즉 자본주의 사회 특유의 힘의 논리에 의해서 방송이 지배당하고 있다는 것이다. 다시 말해, 정치적 검열과 경제적 검열로 나눌 수 있 ... 다뤄 차이점들은 사실상 본질적인 유사성을 숨기고 있는데 그것은 경쟁의 논리에 의하여 강요된 구속과 관련되어 있다는 것이다. 경쟁을 반대하지는 않으나, 경쟁이 똑같은 구속요소, 같

리포트 | 5페이지 | 2,000원 | 등록일 2011.11.04

다운로드 장바구니
전자회로실험 예비 레포트 #6 -MOSFET의 특성

사이의 전압 9.903V10㏁ : 9.532V, 1.776㎂1㏁ : 9.466V, 10.658㎂② 출력 특성 : NMOS 소자를 이용해서 아래의 회로도를 구성했다. 초기의는 10V ... 전자회로 설계 및 실험예비 REPORT(실험 12. MOSFET의 특성)실험 12. MOSFET의 특성1. 실험 목적① 소자 문턱 전압과 소자 전도도 변수를 측정해 본다 ... 수 있고 제조 공정이 간단해서 MOSFET만으로 디지털 논리 기능과 메모리 기능을 실현할 수 있다.② 전류 전도를 위한 채널의 형성 : NMOS 트랜지스터의 경우에는, 게이트

리포트 | 5페이지 | 3,000원 | 등록일 2010.01.29 | 수정일 2023.06.21

다운로드 장바구니
과학수업참관과 발견학습 모형의 적용

에서 전기를 사용하는 제품을 가리켜 볼까요?○ 공부할 문제 안내하기○ 학습활동 방법과 순서 안내하기[활동 1] 회로 검사기 만들기○ 불이 켜지는 회로 검사기 만들 기? 아동이 회로도 ... , 전구 등○ 공부할 문제 확인하기○ 학습활동 방법 및 순서를 알기○ 회로 검사기 만들기-교과서의 회로도와 교사가 제시 한 회로도를 참고하여 만듦? 전구에 다른 물체를 넣지 않고 불 ... 의 지도안을 먼저 제시한 후, 브루너의 발견학습모형을 교사, 학생 중심으로 정리하여 이론을 하나씩 적용한다.(지도안은 필요한 부분만 사용했습니다.)학습목표간단한 회로 검사기를 만들

리포트 | 5페이지 | 1,500원 | 등록일 2008.12.22

다운로드 장바구니
연세대 전기전자 기초실험 7. 기본 논리 게이트 설계 실험 (예비보고서)

실험 예비 보고서실험 제목 : 7. 기본 논리 게이트 설계 실험학과학년학번분반실험조성명1. 목적논리 회로를 구성하는 기본 논리 게이트의 동작을 이해하고, 논리 회로를 간소 ... ① 기본적인 논리 게이트의 동작 이해② 부울 법칙과 드모르간의 정리의 이해③ 반덧셈기와 전덧셈기의 동작 원리 이해④ TTL칩을 이용하여 반덧셈기와 전덧셈기 회로를 구성하고 동작 확인 ... 개의 입력단자에서 결합되는 네 가지 조합에 대하여 논리합과 동일한 결과를 출력하는 회로이다. 그림은 다음과 같다.3) NOT Gate입력되는 것과 반대의 결과가 출력되는 것

리포트 | 6페이지 | 1,000원 | 등록일 2007.12.30

다운로드 장바구니
판매자 표지

[VHDL] 플리플롭(flip-flop), 카운터(COUNTER), 8진 카운터, 10진 카운터(counter),래치(Latch)

로서, 각각 RS 플립플롭의 S,R과 마찬가지의 역할을 한다◐ JK 플립플롭에서는 T 플립플롭에서처럼 J=K=1일 때 출력이 반전될 뿐이다◐ 회로도로부터 JK 플립플롭이 A와 B ... 에서 보여주고 있으며, 10진 카운터의 타이밍도를 그림 14-10에 나타내었다.5. 래치(Latch)◐ 래치와 플립플롭 - 두 개의 안정 상태를 갖는 일종의 기억 회로◐ 안정 상태 ... 1. 플리플롭(flip-flop)플립플롭은 두 가지상태 사이를 번갈아 하는 전자회로를 말한다. 플립플롭에 전류가 부가되면,현재의 반대 상태로 변하며 (0 에서 1 로,또는 1

리포트 | 9페이지 | 2,000원 | 등록일 2009.05.04

다운로드 장바구니

이전10개 119 120 121 122 123124125 126 127 128 다음10개

파워링크

신청하기