• 통합검색(9,523)
  • 리포트(8,333)
  • 자기소개서(629)
  • 시험자료(293)
  • 방송통신대(167)
  • 논문(92)
  • 서식(5)
  • ppt테마(2)
  • 이력서(1)
  • 표지/속지(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

디지털논리회로 verilog 논리회로 vhdl 전전설2 논리회로과제 plc
판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 221-240 / 9,523건

  • 자료 표지
    8장 순차논리회로 설계 및 구현(2) 결과
    디지털공학실험 ? 8장, 순차논리회로 설계 및 구현(2) 결과보고서◈ 실험 결과 및 검토가. 4비트 동기식 상향 카운터를 설계하고 출력을 확인하여 다음의 표를 완성하라.☞ 회로 ... 의 모습이다. 7478 IC 2개와 7408 IC인 AND gate 2개를 이용하였다.☞ 힘겹게 브레드보드에 회로를 구성하고 초기화시킨 상태의 모습. 왼쪽에 솟아있는 하얀색 리드선 ... 하고 출력을 확인하여 다음의 표를 완성하라.☞ 회로의 모습이다. 앞의 가 실험과 거의 동일하다. 역시나 7478 IC 2개와 7408 IC인 AND gate 2개를 이용하였다.☞ 손쉽
    리포트 | 6페이지 | 1,000원 | 등록일 2021.01.06
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 레포트 7주차
    적으로 수행하는 순차 논리회로이다. Counter의 modulus는 cycle내의 상태 수에 의해 결정된다. 가장 일반적인 형태의 counter 유형은 n-bit binary c ... . 그림 6 state machine의 state diagram그림 8은 그림 6의 회로에 대하여 정리한 그림7을 기준으로 구성한 state diagram을 보여준다. 따라서, 이상 ... 에서 살펴본 회로 분석과정을 정리하면 다음과 같다.각 flip-flop 입력의 excitation equation을 결정한다.Excitation equation을 flip-flop
    리포트 | 26페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 레포트 4주차
    디지털 논리회로 실험 결과 보고서4주차 Multiplexers, Exclusive-OR, andThree state devices5조1.실험제목: Multiplexers ... . 실험 과정STEP1) 그림 10의 회로를 bread board에 구성한다.그림 SEQ 그림 \* ARABIC 10. STEP1의 회로우리는 이를 Bread board에 구성 ... 에 HI2. 그림 12 회로의 진리표STEP8) 이 과정을 통해 파악한 내용을 근거로 이 회로의 기능을 글로 서술하고 진리표로 작성하였다. 진리표는 표3에 기록하였다.PSW0가 0일 때
    리포트 | 24페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26
    다운로드 장바구니
  • 자료 표지
    아날로그 및 디지털회로설계실습 9 부울대수 및 조합논리회로 예비 리포트
    설계실습 9. 부울대수 및 조합논리회로요약: 이번 보고서를 통해 부울대수 및 조합논리회로를 학습했다. 전가산기의 진리표를 작성하고 Karmaugh 맵을 통해 불리언식을 알아보 ... -NOR) 로직 회로를 설계한다.XOR gate를 이용하여 보다 간소화된 다단계 조합 논리회로를 설계한다.S의 식은 XOR gate로 표현하면 A⊕B⊕이고의 식은 XOR gate ... 은 n개의 1비트 가산기를 서로 연결해주는 것이다.위의 회로들을 이용하여 2Bit 가산기 회로를 설계하면결론: 이번 보고서를 통해 부울대수 및 조합논리회로를 학습했다. 전가산기
    리포트 | 4페이지 | 1,000원 | 등록일 2021.09.02
    다운로드 장바구니
  • 자료 표지
    아주대학교 논리회로실험 예비보고서2
    , ac 특성)을 실험을 통해 알아본다.2. 실험에 대한 이론·logic levels & DC noise margins논리회로는 전기 신호를 처리하여 입력값을 얻는다. 전형적인 ... CMOS 논리회로의 경우5V의 전원으로 동작하게 되는 데 5V의 30%지점(1.5V) 즉, 0~1.5V의 전압은 0의 논리로 동작하고 5V의 70%지점(3.5V) 즉, 3.5~5V ... this code of ethics.[실험1-Basic Gates]1. 실험 목적CMOS 회로의 전기적인 특성(logic levels & DC noise margins, dc 특성
    리포트 | 10페이지 | 1,500원 | 등록일 2020.09.18
    다운로드 장바구니
  • 자료 표지
    논리회로실험 A+예비보고서 9 RAM
    1. 실험 목적-반도체 memory의 기본적인 동작원리를 알 수 있다.-16-bit 기억소자의 동작을 실험을 통해 확인할 수 있다.2. 실험 이론1) RAM-데이터를 저장하거나 저장된 데이터를 읽어낼 수 있는 기억장치이다.-전원이 끊어지면 기록된 정보도 날아가기 때문에..
    리포트 | 7페이지 | 1,000원 | 등록일 2020.10.09
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 레포트 5주차
    5주차 결과레포트비교 및 연산 회로1. 실험 제목: 비교 및 연산 회로2. 실험 목표:(1) Exclusive-OR 회로를 이용한 비교회로의 구현 및 동작원리 이해(2) 기본 ... gates를 이용한 half-adder 및 full-adder의 구현 및 동작원리 이해(3) 연산회로의 동작 및 signed/unsigned numbers에 대한 이해3. 이론3-1 ... ) 비교회로(comparators)디지털 컴퓨터 시스템 및 장치의 설계과정에서 두 개의 이진수의 비교를 통해 프로그램 및 논리의 흐름을 결정하는 것은 매우 일반화된 동작이다. 두
    리포트 | 25페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26
    다운로드 장바구니
  • 자료 표지
    아날로그 및 디지털회로설계실습 10 조합논리 회로의 예 (7-segmentDecoder 회로 설계) 예비 리포트
    설계실습 10. 조합논리 회로의 예(7-segmemt/Decoder 회로 설계)요약: 이번 보고서에서는 조합논리회로를 학습했다. 7-segment/Decoder 진리표를 완성 ... egment/Decoder를 통해 조합논리회로를 학습했다. 이론부를 통해 7-segment/Decoder 진리표를 완성했으며 진리표를 통해 Karnaugh맵을 만들었으며 그 맵을 보고 간소 ... 했으며 진리표를 통해 Karnaugh과 간소화 된 형태의 불리언 식을 구했다. 그 후에 Decoder와 7-segment를 이용한 7-segment 구동 회로를 설계했다.서론: 7-s
    리포트 | 4페이지 | 1,000원 | 등록일 2021.09.02
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 레포트 3주차
    디지털 논리회로 실험 결과 보고서3주차 Decoders and Encoders5조1.실험제목: Decoders and Encoders2.실험목적:-일반적인 binary ... 한다.3.이론1) Combinational circuit designCombinational 논리 회로 설계의 기본이 되는 Boolean algebra의 내용은 그림 1과 같 ... 다. 1차적으로 서술된 수식을 직접 논리회로로 변경하는 것은 비 경제적일 수 있다. 설계 과정에서 생성되는 minterm과 maxterm의 수가 변수의 증가에 따라 같이 크게 증가하기
    리포트 | 12페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 레포트 10주차
    디지털논리회로실험 10주차 결과레포트DAC/ADC와 One shot1. 실험 제목: DAC/ADC와 One shot2. 실험 목적:1) Digital-to-analog 변환 ... (DAC)-digital 신호를 analog 신호로 변환하는 회로의 동작 원리를 이해한다.-DAC IC의 구동 방법을 배운다.2) Analog-to-digital 변환(DAC) ... -analog 신호를 digital 신호로 변환하는 회로의 동작 원리를 이해한다.-ADC IC의 구동 방법을 배운다.3) One shot의 동작원리와 활용에 대해 배운다.3. 배경 이론1
    리포트 | 26페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 레포트 8주차
    register 출력의 complement를 다시 입력으로 되돌리는 구조를 갖는 counter를 Johnson counter라고 한다. 그림 11은 기본적인 회로를 보여주고 그림 ... 를 회로를 구성하였다. D-FF은 CLOCK 신호가 들어올 때 D에 있는 입력이 바로 Q 출력으로 나오는데, 이에 따라 만약 DIP_SW0가 HIGH인 상태에서 CLOCK이 들어왔 ... 다면 Q에 1이 출력되게 된다. 나머지 세개의 D-FF 역시 같은 구조를 하고 있기 때문에 이는 사진 1의 회로와 같은 기능을 한다고 볼 수 있다. 실제 실험 결과 상으로도 같
    리포트 | 20페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26
    다운로드 장바구니
  • 판매자 표지 자료 표지
    디지털 논리회로 실험 및 설계 4주차 예비보고서
    디지털 논리실험 및 설계 4주차 예비보고서실험 준비1.1 멀티플렉서와 부호기(encoder)의 차이를 설명하시오.부호기는 4개의 입력값 중에 1이 단 1개만 있어야하는 반면 ... 을 Address에 대해서 OUTPUT으로 출력해주는 Demultiplexer의 역할과 Address INPUT의 값을 decode해주는 Decoder의 회로가 완성된다.1.5 응용 ... 되어야 회로가 정상작동하기에 , I가 0일 경우에 S에 따른 번호의 출력값에서 입력값 이 출력 될 것이다., 일 경우엔 에, , 일 경우엔 에, , 일 경우엔 에, , 일 경우엔 에
    리포트 | 5페이지 | 2,000원 | 등록일 2023.01.31
    다운로드 장바구니
  • 판매자 표지 자료 표지
    22장 결과보고서_Verilog HDL을 활용한 순차논리회로의 구현
    다.22장 VerilogHDL을 활용한 순차논리회로의 구현 실험 보고서실 험 일학 과학 번성 명플립플롭 동작과 제어입력 실습a) 그림 22.2와 그림 22.3의 VerilogHDL
    리포트 | 7페이지 | 3,000원 | 등록일 2025.06.07
    다운로드 장바구니
  • 판매자 표지 자료 표지
    A+받은 디지털논리회로 2~3장 정리노트
    리포트 | 10페이지 | 1,000원 | 등록일 2022.06.22 | 수정일 2022.10.20
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 8주차 - Shift Registers
    -segment display의 구동원리를 이해하고 활용을 위한 회로를 설계한다.2. 실험 이론● Shift registersShift registers는 개별적인 flip-flop
    리포트 | 24페이지 | 1,500원 | 등록일 2024.08.17
    다운로드 장바구니
  • 자료 표지
    디지털 논리회로 실험 2주차 기본 논리 게이트 (NAND, NOR, XOR Gate) 예비보고서
    디지털 논리회로 설계 및 실험예비보고서주제 : 기본 논리 게이트 (NAND, NOR, XOR Gate)소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교 ... 적인 실험 결과5. 주의 사항6. 참고 문헌1. 실험 목적NAND, NOR, XOR, 등 논리게이트의 특성 및 응용에 대해 학습한다.2. 실험 이론? NAND, NOR, XOR 연산 ... ???트? 모든 논리 게이트가 NAND 게이트로 대치 가능 (범용 게이트)? AND, OR, NOT 게이트도 NAND 게이트로 표현 가능? 그림????? NAND 게이트 등가회로? 드
    리포트 | 13페이지 | 1,500원 | 등록일 2021.04.22
    다운로드 장바구니
  • 자료 표지
    비밀번호 수정이 가능한 논리회로 전자도어락(회로도, 제작 과정, 발표 자료)
    1. 최종 회로도회로도 수정사항1) Input latch에 있는 AND gate 에 NOT 제거2) Temp latch에 있는 스위치에 NOT 제거3) 마지막 latch Q값
    리포트 | 28페이지 | 5,000원 | 등록일 2020.11.16 | 수정일 2023.10.11
    다운로드 장바구니
  • 자료 표지
    디지털 논리회로의 응용 가산기/비교기/멀티플렉서/디멀티플렉서
    Exp#6. 디지털 논리회로의 응용 – 가산기/비교기/멀티플렉서/디멀티플렉서실험 목표비교기의 원리를 이해하고 이를 응용한 회로를 구성할 수 있다.디코더와 인코더의 원리를 이해 ... 의 패턴중에 10개만 사용된다. 나머지 6가지의 패턴은 BCD가 피연산자인 논리회로에서는 작동하지 않아야 한다. BCD표현의 주 장점은 단순한 숫자 중심 디스플레이에 수치 정보가 표시 ... 될 때 편리한 형식을 제공해 준다는 것이다. BCD의 단점은 산술 연산을 수행하는 회로가 복잡하다는 것과 6개의 코드 패턴들이 낭비된다는 점이다.두 BCD수의 합은 그 합이 9
    리포트 | 10페이지 | 2,000원 | 등록일 2022.03.03
    다운로드 장바구니
  • 자료 표지
    디지털 논리회로의 응용 가산기/비교기/멀티플렉서/디멀티플렉서
    Exp#5. 디지털 논리회로의 응용 – 가산기/비교기/멀티플렉서/디멀티플렉서실험 목표반가산기와 전가산기의 원리를 이해한다.비교기의 원리를 이해하고 이를 응용한 회로를 구성할 수 ... 있다.멀티플렉서의 원리를 이해한다.실험 이론가산기가산기는 덧셈을 수행하는 디지털회로이다. 가산기는 여러 진법에 대해서 사용되지만 가장 일반적인 경우 2진수에서 사용된다.좌측의 그림 ... 다. Carry는 자리올림수를 출력한다. 이 회로의 최종값은 2C+S가 된다.전가산기는 한자리 수 이진수를 연산하고 하위의 자리올림수 입력을 포함해서 결과값을 출력하는 가산기이다. 입력
    리포트 | 10페이지 | 1,000원 | 등록일 2022.03.03
    다운로드 장바구니
  • 자료 표지
    디지털논리회로2 (디지털디자인) 5장 연습문제 풀이
    리포트 | 36페이지 | 4,500원 | 등록일 2022.01.13
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 08월 10일 일요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
8:37 오후
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기