"디지털논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 인하대 verilog 조도계 텀프로젝트 회로 디지털집적회로 and or not 게이트 디지털공학개론

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로" 검색결과 2,041-2,060 / 4,246건

디지털로직실험/최신 디지털 공학실험 13 디멀티플렉서를 이용한 조합 논리

실험 13디멀티플렉서를 이용한 조합 논리실험목표▣ 디멀티플렉서를 이용한 다중 출력 조합 논리 회로의 설계.▣ 오실로스코프를 이용하여 카운터-디코더 회로의 타이밍 다이어그램 작성 ... 는 는 상태 출력(S1에서 S4까지)은 액티브-LOW(0)이고, 신호등을 모의실험 하는 LED를 구동하기 위해 출력 논리도 액티브-LOW(0)이어야 한다. 이 점을 제외하고 회로 ... 동작은 동일하다.실험 순서교통 신호 디코더이번 실험에서는 회로는 ‘이론 요약’에서 설명한 바와 같이 교통 신호 제어 시스템의 네가지 상태(state)와 신호등 출력 논리에 대한 상태

리포트 | 11페이지 | 1,000원 | 등록일 2014.06.29

다운로드 장바구니
디지털회로응용설계(자동차 과속 경보장치 설계)

보 고 서(디지털 회로 응용설계 최종보고서)`교과목 명디지털회로응용설계설계자성 명소 속학 번학 년연 락 처과제 명자동차 과속 경보장치 설계개발기간2013년 월 일 ～ 2011년 ... ]이상 일 경우 5[khz] 경보음 자동차 과속 경보장치의 기본구성도자동차 과속 경보장치는 아날로그 디바이스와 디지털 디바이스를 혼합하여 설계한 회로이다. 자동차의 점화 플러그 ... 한다. 회로에는 계수회로가 들어있어서 10진 카운터를 4개를 사용하여 최대 999까지 계수하도록 설계하였다. 비교기의 출력을 슈미트 트리거에 연결하여 논리신호를 만들고, 각 카운터

리포트 | 22페이지 | 3,800원 | 등록일 2014.01.03 | 수정일 2014.11.05

다운로드 장바구니
판매자 표지

2017 상반기 마이다스아이티 자기소개서, SW연구개발직

를 설계하는 수업 이였습니다. 논리회로설계 수업 때 배우는 여러 가지 설계를 코딩으로 만든다는 게 신기하고 재밌었습니다. 처음 배우는 언어는 곧 잘 이해를 하고 재밌어 했 ... , 프로그래밍, 운영체제, 기초회로설계, FPGA 디지털 설계 등 하드웨어와 소프트웨어를 골고루 학습하였습니다. 4학년 때에는 수업시간에 배운 내용을 기초로 정보처리기사를 취득 ... 재밌었고, 교육용 보드로 여러 가지 센서를 제어 해보는 것도 재밌었습니다.하지만 실패를 맛 본 건 임베디드 시스템 수업과 디지털합성설계 수업. 이 두 과목은 모두 VHDL로 FPGA

자기소개서 | 3페이지 | 5,000원 | 등록일 2017.02.20 | 수정일 2017.03.01

다운로드 장바구니
실험10 Digital logic(결과)

결과보고서Digital Logic실험일 :제출일 :학 번 :이 름 :- 실험에 쓰인 회로[NOR gate][NAND gate]- 실험 결과1)NOR gateV _{CC} [V]V ... } [V]5005H055H505H550.2L[NOR Gate][NAND Gate]- 실험결론 및 토의이번 실험은 Digital Logic의 회로 중에 NOR Gate와 NAND ... 를 통해 전압을 0V 와 5V를 각각 인가 했다. 논리회로 시간에 배웠던 NOR Gate 와 NAND Gate를 BJT를 이용하여 회로를 꾸며보고 실험하여 확인해보니 신기했다. 별것

리포트 | 3페이지 | 1,000원 | 등록일 2014.12.11

다운로드 장바구니
[컴퓨터공학기초설계및실험1 예비레포트] RS 및 D 래치(Latch) / JK,T 및 D 플립플롭(Filp Flop)

는다는 것은 데이터를 저장하는 의미가 있다.참고문헌이재수/공학도를 위한 알기쉬운 디지털공학/한올출판사/2001.02.25이원석,정길수/논리회로실험/생능출판사/2010.03.05예비 ... tate) 중 어느 쪽이든지 한쪽을 보존한다. 이것을 논리 회로로 사용할 경우에는 이 두 개의 상태를 0과 1에 대응시킨다. 즉, 최초의 상태가 1이라 하면, 반대 상태의 입력이 없 ... 을 둔다.원리(배경지식)RS 래치(RS-latch)는 한 비트의 데이터 저장 기능을 갖는 회로를 말한다. 비동기식 RS래치는 두 개의 입력 S와 R을 가지며 각각 S는 셋(Set

리포트 | 7페이지 | 1,500원 | 등록일 2015.04.12

다운로드 장바구니
스톱워치 구현 보고서

)와 같다.5) 디코더디코더(Decoder)는 디지털 조합 논리회로에서 인코더와 정반대의 동작을 수행한다. 즉 n비트의 2진 입력 신호를 2n개의 서로 다른 출력 신호로 변환하는 논리 ... Term Project- Stop-Watch 실험 -과 목: 디지털회로실험 및 설계교수명:학 과: 전자공학과조번호: 12조학 번:이 름:1. 실험목표0부터 59초까지의 시간 ... 을 측정하는 데 사용되는 간단한 디지털 시계의 회로를 구성하여 실험하고 결과를 관찰한다.2. 실험이론1) 비동기식 카운터비동기식 카운터는 각 플립플롭의 트리거 입력을 앞 단의 출력

리포트 | 13페이지 | 2,000원 | 등록일 2013.12.03

다운로드 장바구니
[0417예비] 부호기

_00001D_10010D_20011D_30100D_40101D_50110D_60111D_71000D_81001D_9일반적으로 보통의 디지털 논리회로는 처음부터 이진 신호로 부호 ... 실험(1) 예비 보고서조합논리회로 I : 부호기수업 : 수요일 1,2,3,4교시 / 오이석 교수님, 김준식 조교님소속 : 공과대학 전자전기공학부학번,이름 : B015221 최재훈 ... , B015238 황선종 (4조)제출일자: 2013년 4월 17일1. 제목 : (예비)2. 목적조합논리회로의 기본적인 예가 되는 복호기와 부호기의 동작 원리 및 특성을 확인

리포트 | 6페이지 | 1,000원 | 등록일 2014.05.15 | 수정일 2015.06.11

다운로드 장바구니
반도체별 메모리별 설명을 간단하게 요약한 과제

논리회로HW #4반도체 메모리별 설명0891077 임현우1.TTL디지털 논리회로의 일종으로 트랜지스터와 트랜지스터를 직접 연결하여 구성한다. 기본회로는 NAND게이트로 이루어져 ... 시리즈)에 의해 널리 보급되었다. 그러나 바이폴러 트랜지스터를 사용했기 때문에 소비전력이 크고, 고집적화 및 고속화되지 않아서 시모스 논리 IC 기술의 발달로 논리 회로의 주력 ... 하다. 논리게이트 등에 적용하여 빠른 상태변화가 가능하도록 동작한다.3.PMOS대규모 집적 회로(LSI) 기술의 하나. 부품 집적도가 뛰어나지만, n형 금속 산화막 반도체(NMOS

리포트 | 4페이지 | 1,000원 | 등록일 2014.08.22

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제10주 Lab09 Post

Application Design Ⅱ Text-LCD Control, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
전전컴설계실험2-2주차예비

다.입력출력ABX000011101111(2)XOR Gate배타적 논리합 회로로서 입력이 일치하고 있지 않을 때 출력 “1”이 되고, 같은 경우에 출력이 “0”이 되는 회로이다.입력 ... 하는 논리 회로이다.입력출력ABSC*************101(4)응용예제 전가산기가산 기능. 즉, 가수(added), Hyperlink "http://terms.naver.com ... 와 올림수용의 회로로 구성되어 있다.(3)Hypothesis of this Lab & Basis of the assumption이번 실험은 TTL시리즈를 이용하여 디지털회로의 Gate

리포트 | 9페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제08주-Lab07_Post

Counter, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
기초전자공학실험2 Adder (가산기)

를 덧셈하기 위해 사용되는 논리 회로이다. 반가산기는 2개의 입력(비트)을 받고, 다시 2개의 출력을 생성한다. 출력은 2개의 출력, 즉 합(sum)과 자리올림비트(carry bit ... 0000000110010100110110010101011100111111FA를 이용한 4Digit Adder복수개의 비트들로 구성된 2진수 2개를 더해 결과를 출력하는 조합회로로, 그림같이 전 ... 계산시간이 많이 걸린다는 단점을 갖는다.[4비트 리플캐리 가산기]출처 : 디지털 가상 실험실 (Digital Virtual Laboratory) - http://princess

리포트 | 34페이지 | 1,000원 | 등록일 2014.07.09

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험4 '멀티플렉서 & 디멀티플렉스'

을 출력으로 내보내는 데이터 선택기이다. 먹스에는 아날로그먹스와 디지털먹스가 있는데, 완전하게 결선된 회로 상태에서 원하는 데이터 입력원을 선택하는 응용에 자주 사용된다.●디 ... 멀티플렉서-멀티플렉서와는 반대로, 디멀티플렉서(DEMUX)는 한 개의 입력을 여러 개의 출력 중 하나에 연결하는 회로가 된다.●Active high 신호와 Active low 신호-논리 ... 에 자주 사용- 아날로그먹스와 디지털먹스- 먹스와 반대의 기능 수행- 한 개의 입력을 여러 개의 출력 중 하나에 연결하는 회로- 입력 D를 어떤 AND 게이트로 선택하는가에 따라

리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
VLSI 설계의 여러가지 현상들

1.PLD(Programmable Logic Device, 설계 가능 논리 소자)1)정의PLD(Programmable Logic Device)는 제조 후 사용자가 내부 논리 회로 ... 할 수 있어서 재설정 가능 논리 소자(Reconfigurable Logic Device)라고도 불린다. PLD는 설계시 사양이나 기능이 정해져서 제조되기 때문에 나중에 회로 구성 ... 곳에 쓸 수 없고 설계하는 데 많은 시간이 들며 조금의 실수도 용납되지 않아 개발자에게 부담이 될 수 있다. 하지만 설계 가능 논리 소자의 경우 초기 개발비가 필요 없고 회로

리포트 | 9페이지 | 1,500원 | 등록일 2013.06.20

다운로드 장바구니
Encoder와 Decoder의 기능 예비보고서08

를 decoder(복호기)라고 한다.(1) 디코더(Decoder)디코더(Decoder)는 코드화된 입력을 출력으로 변환하는 다중-입력, 다중-출력 논리회로이다. 입력코드의 수는 일반적으로 출력 ... BA의 4가지 조합의 부호들을 받아 서로 유일하게 구분되는 4개의 출력으로 바꿔주는 회로를 말한다. 회로의 인에이블(enable)입력이 존재한다면 반드시 정상적인 논리출력을 얻기 위 ... 을 지닌 회로로서2^n개 또는 이보다 적은 개수의 입력신호로부터 n개의 출력신호를 만든다.(3) 7-세그먼트 표시기(Seven Segment Indicator)디지털 회로는 LED

리포트 | 3페이지 | 1,000원 | 등록일 2013.12.10

다운로드 장바구니
최종 실험42 AND OR 결과레포트

전자회로설계 및 실험[ 실험 42. 디지털 집적회로: AND, OR 게이트결과 레포트 ]디지털 집적회로 보고서 작성 방법AND게이트, OR게이트, 혼합 AND-OR게이트의 이론 ... 적인 특징을 이해한 후 실험을 통한 출력 값에 따라 보고서를 작성하고, 실험에서 느낀 점을 부가적으로 서술할 것이다.AND게이트0 또는 1로 표현되는 논리회로에서 곱으로 표현 ... 가 1( HIGH )이 출력되는 것을 확인하는 실험이었다.OR게이트0 또는 1로 표현되는 논리회로에서 합으로 표현 가능한 OR게이트의 연산을 수행하고 이에 대한 특성 등을 실험

리포트 | 6페이지 | 3,000원 | 등록일 2013.12.23

다운로드 장바구니
디지털실험및설계 결과5(카운터2)

디지털 논리실험 및 설계#5 카운터 (결과)담당교수님 : 교수님제출일자 : 2015. 04. 27조 :학번 :이름 :1. 실 험 결 과(1) 비동기식 및 동기식 십진 카운터CLK ... 을다시 입력 값으로 쓰던지 논리게이트로 값을 바꾸어 줘야한다. 하지만 JK플립플롭이 여러 개가 쓰이므로 회로를 구성할 때 생각을 많이 해야 한다.- 지난 실험에서는 카운터 실험

리포트 | 4페이지 | 1,500원 | 등록일 2015.12.05

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)4주차예비

-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치로 회로에서 많이 사용되는 Switch, LED와 같은 주변 장치를 위주로 구성 ... 를 취하기 위해선 해당 수의 1의 보수를 취해주고 1을 더 해주면 된다.나. Combinational Logic정해진 input이 들어오면 정해진 output이 나오는 회로 ... 는 Combinational Logic 즉, 조합회로라고 하며 자체 state가 있어 동일한 input이 들어와도 output이 다른 순차회로와는그 차이가 있다. 조합회로의 예로는 And

리포트 | 16페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
프로세서란 무엇인가

하는 논리연산장치와 명령어의 해석과 실행을 담당하는 제어장치로 구성된다. -논리연산장치는 각종 덧셈을 수행하고 결과를 수행하는 가산기와 산술과 논리연산의 결과를 일시적으로 기억 ... 에 따라 두 가지 종류가 있다. CISC는 마이크로 프로그래밍을 통해 다양한 명령어 형식을 제공하지만 구조가 복잡해서 생산단가가 비싸다. RISC는 연산속도를 향상시키기 위해 제어 논리 ... 는 16개의 선으로 구성된다. CPU와 주변장치 사이에 데이터가 양방향으로 전송되기 때문에 버스 인터페이스 회로도 양방향 전송이 가능해야 한다-주소 버스는 CPU가 기억장치 혹은 주변

리포트 | 10페이지 | 1,500원 | 등록일 2017.04.21

다운로드 장바구니
AND,OR,NOT(결과)

.305554.28- NOT 게이트 실험입 력(V)출 력(V)54.9708(mV)3. 고찰이번 실험은 AND, OR, NOT 게이트의 작동을 실험적으로 확인해보는 시간이었다. 논리회로 ... 실험결과보고서 – AND·OR·NOT 게이트 실험`1. 목적1) 논리 게이트인 AND, OR, NOT 게이트의 동작특성을 이해한다.2) AND, OR, NOT 게이트의 진리표 ... 에는 TTL IC를 이용해서 회로를 구성하였다. 예비보고서에서 각 핀에 대해 작성한 부분이 큰 도움이 되었다.더 정확한 결과값을 얻기 위해 파워 서플라이로부터 공급되는 전원의 전압

리포트 | 5페이지 | 2,000원 | 등록일 2013.11.18

다운로드 장바구니

이전10개 98 99 100 101 102103104 105 106 107 다음10개

파워링크

신청하기