"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 전전설2 레포트 논리회로 텀프로젝트 실험12 멀티플렉서 vhdl 논리회로실험 디지털회로실험 라인트레이서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 2,041-2,060 / 4,742건

울산대학교 전자실험결과2. 다이오드의 직렬 및 병렬

에서는 다이오드를 직렬과 병렬로 연결 해보고 AND게이트와 브리지 회로에서 어떻게 작동하는지 알아보았다. 1장의 실험과 마찬가지로 Ge 다이오드의 임계전압이 0.6V로 이론값 ... 실험2 다이오드 직렬 및 병렬 연결학번 :1. 실험결과부품측정값표시값1kOMEGA 2kOMEGA 2kOMEGA측정값1kOMEGA 2.06kOMEGA 2.06kOMEGA임계전압V ... .32uV6.162nA오차%2.000병렬구성-직류전원-다이오드 회로V_RV_OI_R이론값4.34v0.6v2.17mA오차%6506-저항과 다이오드 병렬연결V_R1V_0I_R1I_R2

리포트 | 2페이지 | 1,000원 | 등록일 2019.10.18 | 수정일 2019.10.19

다운로드 장바구니
디시설 - 수 정렬회로 설계

결과 보고서( 수 정렬회로 설계 )제목수 정렬회로 설계실습 목적정렬회로는 두 수를 입력받아 크기를 비교한 후 큰 수를 max 7-세그먼트 FND에, 작은 수를 min 7-세그먼트 ... FND에 출력한다. 크기 비교기와 유사하게 입력되는 두 수를 비교해서 큰 수와 작은 수로 분류한 다음 출력하는 회로이며, 이번 실습을 통해 VHDL의 package 사용 방법 ... 코드를 정상적으로 작성하였다는 것을 알 수 있다.수 정렬회로VHDL- 코드해석 : 1~6행에서 입력과 출력 범위를 정하기 위해, package에 입력 데이터의 비트 수와 입력

리포트 | 7페이지 | 1,000원 | 등록일 2019.07.20

다운로드 장바구니
[결과레포트] Chapter 4. 논리 게이트-1

을 바탕으로 이번 실험을 진행하였다.논리 게이트들을 브레드 보드 위에 회로 구성을 하여 입력값에 따른 출력 값과 출력 전압을 구하였으며 이때의 출력 전압의 경우 브레드 보드 자체 ... Chapter 4. 논리 게이트-1결과 레포트1. 실험제목 : Chapter 4. 논리 게이트-1NOR 게이트입력출력출력 전압 측정치ABX0014.9666V0100.39mV ... 한다는 점을 기억하라).3. 고찰이번 실험은 논리 게이트의 기초에 대해 알아보았다. 실험에 들어가기에 앞서 간단한 논리 게이트에 관한 이론들에 대해 알아보았다.NAND 게이트란 모든

리포트 | 2페이지 | 1,000원 | 등록일 2019.04.09

다운로드 장바구니
광운대학교 전기공학과 1학년 실험7

의 비트로 이루어진 2진수 코드 입력단자와 이들의 가능한 모든 경우의 수에 대한 출력단자를 갖는 기본적인 디코더 회로와 진리표를 보여주고 있다.☑ 바이너리 디코더를 논리조합회로에 응용 ... 하는 예그림 2와 같은 바이너리 디코더의 각각의 출력은 논리조합회로에서 minterm이라 불리는 한가지의 입력신호의 조합을 나타낸다. 따라서 이들 minterm들을 합하여 표현될 수 ... 로 쓸 수 있다.◆실험 순서◆1) 예비보고서 1항에 해당하는 회로를 7400 NAND GATE IC만을 사용하여 구현하고 테스트를 통해 그 입출력 사이의 진리표를 작성하라.2) 다음

리포트 | 9페이지 | 1,000원 | 등록일 2019.06.30

다운로드 장바구니
예비 가산기 & 감산기

하여 단수를 줄이는 방법이 자주 행해진다. 이 자리올림수 신호를 다른 논리회로로 생성하는 방법을 자리올림수 예측 (carry look ahead)라고 부른다.3. 실험부품: 전압 공급 ... 앞의 자리에서 빌려온 1을 고려하여 두 bit 사이의 뺄셈을 수행하는 조합논리회로이다. 따라서 빌림수 입력을 취급하기 위해 입력변수 A, B에 추가로 빌림수(B _{i})의 입력 ... 하여 임의의 비트 수를 더하는 논리회로를 만들 수 있다. 각각의 전가산기가 자리올림수 입력 Cin으로 직전의 자리올림수 출력 Cout을 받는 형식으로, 자리올림수가 물결(ripple)치

리포트 | 5페이지 | 1,500원 | 등록일 2013.12.26

다운로드 장바구니
아주대 논회실 실험1 결과보고서

OR gate.실험2 사진INPUTOUTPUTABCL1L20000000101010110111110011101111101111111위 회로를 구성하고, 출력 결과를 토대 ... 듯이 다이오드가 L2 한개만 들어온 것을 볼 수 있다. 또한 Truth table이 일치한다.실험4 사진실험5. 복잡한 회로 output 예상하기.INPUTOUTPUTABXZY ... 결과보고서.1. 실험과정 및 결과실험1. 3-input AND gate.실험1 사진INPUTOUTPUTABCL1L20

리포트 | 4페이지 | 1,500원 | 등록일 2014.03.10 | 수정일 2014.03.21

다운로드 장바구니
회로실험I 예비보고서 - 반가산기와 전가산기

회로실험I 6주차 예비보고서실험 6. 반가산기와 전가산기목적? 반가산기와 전가산기의 원리를 이해한다.? 가산기를 이용한 논리회로의 구성능력을 키운다.2진 연산(Binary ... 와 자리올림수 C가 발생하는데,이때 두 출력을 동시에 나타내는 회로를 반가산기라 함전가산기(Full Adder)- A, B 두 입력 외에 앞단으로부터 1개의 자리올림수도 동시 ... 에 가산을 할 수 있는 회로- 두 개의 반가산기와 1개의 OR 게이트로 구성예비과제(1) 이론 부분을 이해하고 AND, OR 및 NOT 게이트만을 사용하여 전가산기를 설계하라.(2) 전가산기의 출력이 S = A?B?Ci 임을 진리표를 사용하여 확인하여라.

리포트 | 3페이지 | 1,500원 | 등록일 2019.05.13 | 수정일 2020.05.06

다운로드 장바구니
멀티플렉서 예비보고서

1.목적조합논리회로의 또 다른 예로서 멀티플렉서와 디멀티플렉서의 동작 원리 및 특성을 확인한다.2.이론2.1멀티플렉서멀티플렉서는 여러 개의 입력 선으로부터 필요한 데이터를 선택 ... 하여 하나의 출력선으로 내보내는 회로로서, 데이터 선택기라고도 한다. 멀티플렉서를 이용하면 논리함수를 효율적으로 구현할 수 있다. 즉, 논리함수를 구성하는 변수 중에서 일부는 입력 ... 으로 할당하고 나머지는 선택신호로 할당하여 논리함수를 구현하는 것이다.2.2디멀티플렉서디멀티플렉서는 멀티플렉서의 역과정을 수행하는 회로로서, 하나의 입력선으로 들어오는 신호를 N개

리포트 | 2페이지 | 1,000원 | 등록일 2012.12.21

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 결과보고서

로 확인하는 실험이다. 실제 디지털 회로에서 각 논리게이트에 해당하는 연산자를 베릴로그로 나타내고 출력값을 LED를 통해 확인하는 과정으로 이루어진다. 실제 실험에서 문법오류 및 일부 ... 1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA ... 를 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험

리포트 | 6페이지 | 1,500원 | 등록일 2019.03.19 | 수정일 2019.03.29

다운로드 장바구니
학생부 종합전형 심사관님들의 시선과 주목을 끄는 탁월한 물리 교과학습 발달 상황 및 세부 능력 특기 사항 학교생활기록부 기록 예시글(학생 참여 수업과 과정 평가 결과를 기록, 반영하는 360도 다면 평가)

수업-평가-기록 삼위일체 기재 예시글 - 교육활동 사례) :가전제품에서 발생하는 전자파를 측정하는 실험을 직접해보고 각 제품별 전자파의 양을 비교하고 분석하여 체계적인 발표 자료 ... 를 만들고 친구들 앞에서 잘 발표함.간이전동기 만들기 활동을 섬세하고 정확하게 수행하여 잘 작동되게 함.골프공과 탁구공의 자유낙하운동 실험에서 공을 떨어뜨리고 시간을 측정하는 역할 ... 음을 이해함.떠있는 홀로그램 영상 만들기 실험을 직접 해보고 과학적 원리를 조사하고 자료를 정리하여 친구들의 호응을 얻는 흥미로운 발표를 함. 세포관찰 보고서를 정확히 기록

서식 | 6페이지 | 1,200원 | 등록일 2019.12.30

다운로드 장바구니
서울시립대 전자전기설계2(전전설2) 4주차 사전보고서

2019년 전자전기컴퓨터설계실험24주차 사전보고서1. always 구문과 initial 구문의 차이점에 대하여 조사하시오.두 구문 모두 조합논리회로와 순차논리회로의 설계, 설계 ... 의 복합형도 사용할 수 있다. 또한 always는 시뮬레이션 시간의 진행에 관련된 제어가 포함되어야 무한 루프, 교착 상태가 발생하기 않게 된다.initial : 논리회로의 설계 ... 된다. 논리합성이 지원되지 않기에 시뮬레이션을 위한 테스트벤치에 사용한다. 즉 always와는 다르게 복잡한 논리 회로를 내부 블록에서 작성할 수 없으며 테스트벤치에서 타이밍 제어

리포트 | 6페이지 | 1,500원 | 등록일 2019.10.13

다운로드 장바구니
디지털설계 실험보고서

의 전압이나 전류 측정시에는 가장 큰 측정 범위에서 먼저 측정한다.회로에 전압이 가해져 동작 중인 곳의 저항은 측정하지 않는다.2.TTL IC 7408 실험결과.입력A B ... 디지털설계 실험보고서담당교수: 정재길학번 : 1390054이름 : 진희재제출일 : 2014/3/19실험 보고서 작성1실험 장비 사용법 및 용도 요약1)Bread board(만능 ... 기판)회로의 개발 또는 원형판을 위하여 사용하는 기판브레드보드 사용법1.가로줄-전류가통함2.세로줄-전류가통하지않음.3.부품은 기판 깊숙이 꽂는다.4.부품과 부품사이는 연결선을 이용

리포트 | 4페이지 | 2,000원 | 등록일 2017.05.14 | 수정일 2022.01.26

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증" 결과보고서

1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 ... 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목 ... Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증2. 실험목적① BCD code, Seven-segment display에 대한

리포트 | 3페이지 | 1,000원 | 등록일 2019.03.23 | 수정일 2019.04.01

다운로드 장바구니
[기초전자회로실험2] Verilog 언어를 이용한 Sequential Logic 설계 예비레포트

1Preliminary report Electronic Engineering기초전자회로실험Verilog 언어를 이용한 Sequential Logic 설계자료는 실제 실험을 바탕 ... 으로 작성되었으며,보고서 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목Verilog 언어를 이용 ... (Test bench)테스트벤치는 HDL 로 설계한 논리회로를 시뮬레이션 검증을 하기 위해 사용한다. FPGA 등의 기계가 없이 테스트를 할 수 있으므로 회로 테스트에 용이

리포트 | 7페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
울산대학교 전자실험예비2. 다이오드의 직렬 및 병렬

실험2 다이오드 직렬 및 병렬 연결학번 : 이름 :1. 실험목적실험 1에서 배운 Si 다이오드와 Ge 다이오드를 사용해 저항과 직렬 ,병렬 ,AND게이트 ,브리지 회로를 구성 ... V2.184mA-직렬 다이오드 역방향V_DV_0I_D이론값4.999V12.32uV6.162nA2)병렬구성-직류전원-다이오드 회로V_RV_OI_R이론값4.6v0.4v2.3mA-저항 ... _{S1}(left)I_s1(right)이론값4.357V626.6mV2.179mV4.744nA2.179mA3)정 논리 AND 게이트V_1 /V_20/00/55/05/5V_0642.6mV677.2mV677.2mV5VI_R4.357mA

리포트 | 2페이지 | 1,000원 | 등록일 2019.10.18

다운로드 장바구니
예비 Decoder & Encoder

: Encoder 혹은 Encoding과 반대의 개념으로 n비트의 2진 코드를 2n개의 서로 다른 정보로 바꾸어 주는 조합 논리회로. 입력 n개, 출력 m개인 디코더를 nXm 디코더라고 하 ... 나 BCD와 같은 코드로 변환 해주는 조합 논리회로. 2n개의 입력과 n개의 출력을 갖고 있으며, 출력은 입력 값에 대응하는 2진 코드를 생성함. 여러 개의 입력 단자와 여러 개 ... 1. 실험목적- 디코딩(decoding)과 인코딩(encoding)의 코드변환 동작에 관해 실험하고 그 동작원리를 이해한다2. 실험이론Decoder & Decoding

리포트 | 8페이지 | 1,500원 | 등록일 2013.12.26

다운로드 장바구니
시립대 전전설2 [3주차 결과] 레포트

this Lab이번 실험에서는 Verilog HDL 언어를 사용하여 논리회로를 설계하는 방법을 배운다. 비트 단위 연산자를 이용하는 실험과 Gate Primitive를 사용 ... 전자전기컴퓨터설계실험 ⅡPost-report3주차: Logic Design using Verilog HDL1. Introduction (실험에 대한 소개)가. Purpose of ... 하는 방법, Behavioral modeling을 이용한 설계방법을 실험을 통해서 실시한다. 테스트 벤치로 예비레포트에서 작성한 실험을 토대로 실제 실험에서 키박스에 프로그래밍을 하

리포트 | 10페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 예비레포트 3주차 Lab03 Introduction to Verilog HDL

전자전기컴퓨터공학부 설계 및 실험2Pre La-03Introduction to Verilog HDL실 험 날 짜학 번이 름목차1. 실험 목적 ... ··········································32. 배경 이론··········································33. 실험 장치 ... ··········································74. 실험 방법··········································75. 예상 결과

리포트 | 17페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
시립대 전전설2 [2주차 예비] 레포트

)가. Purpose of this Lab이번 실험에서는 Verilog HDL 언어를 사용하여 논리회로를 설계하는 방법을 배운다. 비트 단위 연산자를 이용하는 실험과 Gate Primitive ... 전자전기컴퓨터설계실험 ⅡPre-report2주차: HDL을 사용한 디지털회로 설계 툴 (Xilinx ISE) 사용법1. Introduction (실험에 대한 소개 ... 여 합과 올림수를 만들어내는 회로로 2진 비트를 쓰는 컴퓨터 회로이다. 그림과 같이 A, B를 각각 입력 단자로 하는 논리합은 S, 자리올림은 C로 나온다. 그러나 이 AND

리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
실험1결과.Basic.Gates 최종

1. 실험 결과회로 1과 같이 2-input AND gate를 2개 이용하여 3-input AND gate를 구성하고 각각의 입력에 대한 출력의 결과를 토대로 truth ... -input OR, NAND, NOR gate에 대해서도 위 실험(1)과 같이행하여 각각의 truth table을 작성하라.3-input OR Gate회로 1- SEQ 회로 ... 있다.(여기서 등호는 논리값(참, 거짓)이 같다는 의미로 사용되었다.)회로 4-a와 회로 4-b를 구성한 후 각 점(X, Y, U, V, W)의 값을 측정하여 입력에 대한 결과

리포트 | 9페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니

이전10개 98 99 100 101 102103104 105 106 107 다음10개

파워링크

신청하기