"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 논리회로 vhdl 전전설2 논리회로 설계 논리회로과제

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 2,041-2,060 / 9,519건

판매자 표지

전자회로실험 동기, 비동기 카운터 실험 레포트

들이 주기적으로 순환하는 순서회로이다. 상태 자체(예를 들어 몇번째인지) 보다는 상태에 해당하는 인코딩 값들이 중요하다. 인코딩 값으로 상태를 대신하여 표기하기 때문이다. 보 통 입력 ... 과 출력에 문자기호를 첨가 -> 여기표와 출력표를 이용하여 상태 표를 완성 -> 카르노맵을 이용하여 간소화 된 플립플롭의 입력함수 구하기 -> 함수를 통해 논리 도 표현- LED 2 ... 개- 저항 : 1.0KΩ 2개, 330Ω 2개집적회로(integrated circuit, IC)는 하나의 반도체 기판 위에, 여러 트렌지스터와 회로 구현에 필요 한 수동

리포트 | 11페이지 | 3,000원 | 등록일 2025.04.19

다운로드 장바구니
판매자 표지

부모교육의 이해 기말고사 족보

가 책임감의 기본조건- 자유에 대한 자녀의 욕구 파악, 적당한 한계를 두고 허용효과적인 훈육방법: 정중한 요청, 나-전달법, 짧지만 단호한 주의논리적 결과 – 자녀가 주어진 한계 ... 상황 안에서 자신이 선택한 것에 뒤따르는 결과를 체험하게 하는 것-자녀의 행동에 대한 결과로 치르게 될 대가를 정하는데 아이를 참여시켜라.-자녀에게 선택권을 주어라.-반드시 논리 ... 는 그에 따른 결과를 실천해야 한다.-자녀가 부모를 시험해본다는 사실을 유념해야 한다.-논리적 결과를 경험시킨 다음에 다시 한번 기회를 주는 것이 중요하다.4. 자녀의 그릇된 행동

시험자료 | 22페이지 | 3,000원 | 등록일 2023.12.06 | 수정일 2023.12.08

다운로드 장바구니
판매자 표지

디지털설계방법의 종류

이로 분류됨 . 표준셀 설계방식 : 표준셀을 활용하는 설계방식임 . 셀 라이브러리 - VHDL 데이터 - 논리 심볼 회로도 - 시뮬레이션을 위한 타이밍 정보 표준셀 예 - 고밀도 ... 가 적게 들고 개발 기간이 짧음 . 소규모 논리회로 구현 시 사용됨 . AND-OR 플레인 구조 , PROM, PLA, PAL 등이 이에 해당함 . 입력 버퍼 프로그램 가능 AND ... 어레이 출력 버퍼 프로그램 가능 OR 어레이 출력 신호 입력 신호 그림 8. AND-OR 구조FPGA (Field Programmable Gate Array) 대규모 논리회로

리포트 | 12페이지 | 3,000원 | 등록일 2022.08.10

다운로드 장바구니
9. 4-bit Adder 회로 설계 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

아날로그 및 디지털 회로 설계 실습-실습 9 예비보고서-4-bit Adder 회로 설계학과 :담당 교수님 :제출일 :조 :학번 / 이름 :9-1. 실습목적조합논리회로의 설계 방법 ... 을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.9-2. 실습준비물부품저항 330Ω, 1/2W, 5%10개AND gate 74HC085개OR gate 74HC325개 ... _{out} `=`BC _{i`n} +AC _{i`n} +AB = (A?B)Cin + AB(D) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다.S

리포트 | 4페이지 | 1,000원 | 등록일 2022.09.06

다운로드 장바구니
공통교양 컴퓨터의이해 정보사회와 4차 산업혁명에 대하여 설명하라 컴퓨터와 통신이 결합하여 우리사회를 변화시킨 것들에 대하여 설명하라 처리장치의 최신동향에 대하여 조사하고 설명하라

장치에는 CPU (Central Processing Unit)와 주기억장치가 있는데 CPU에는 제어장치와 레지스터, 산술논리연산장치가 있다.② CPU는 처리를 실행하는 전자회로 ... 는 가감승제 및 논리명령을 수행하는 전자회로가 있고 제어장치는 컴퓨터시스템 전체를 지시 감독하며 조정, 입력과 출력제어, 연산 제어, 데이터 이동의 역할을 한다. 마지막으로 프로세서 ... 로 레지스터가 포함되어 있고 그렇기에 프로그램의 명령어를 해석하고 명령어가 명시한 대로 계산하고 데이터를 이동시키며 시스템의 입력과 출력을 제어하는 역할을 한다. 산술논리연산장치

방송통신대 | 7페이지 | 3,200원 | 등록일 2024.03.03

다운로드 장바구니
광운대학교 전기공학실험 실험7. 디코더와 인코더 결과레포트 [참고용]

*************0000001000000011000011000000000110B’A’-O0 : 점등BA-O1 : 점등XBA’-O2 : 점등그림 4 B’A-O3 : 점등X분석: NAND게이트로 구성한 논리회로 ... 됐으며, actvie LOW이므로 001이 정상 출력됨을 볼 수 있다. 오른쪽사진은 무관항 검증을 한 모습이며, 자세한 내용은 고찰에서 다루겠다.4. 고찰본 실험을 통해 디지털논리회로 ... 를 응용 및 설계 하여 실용적 목적 회로 구성에 대한 연습을 진행한다.3. 실험 결과(1) 예비보고서 (1)항에 해당하는 회로를 7400 NAND gate IC만을 사용하여 구현

리포트 | 6페이지 | 1,500원 | 등록일 2024.01.02

다운로드 장바구니
판매자 표지

디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 2

디지털회로실험및설계 결과 보고서 #3( JK Flip-Flop 실험, D, T Flip-Flop 실험 )과 목담당교수제 출 일학 번이 름? 회로도, 이론값, 실험결과, 결과분석 ... 실험1) 다음 회로를 구성하고, 표를 완성하시오.- 이론값JKQQ'0*************101101- 실험결과J=0, K=1, Q'=1 J=0, K=1, Q=0J=0, K=0 ... 0000.15V14.5V0100.15V14.5V1014.5V00.15V1100.5V14.5V결과분석- JK 플립플롭에서 입력 J와 K가 모두 1일 때, 출력 Q와 Q'의 논리 레벨

리포트 | 15페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

다운로드 장바구니
판매자 표지

디지털 회로 실험 및 설계 - Multiplexer, DeMultiplexer 실험, JK Flip Flop 순차회로 실험 2

? 결과분석- 여러 입력 데이터 중에서 하나를 선택하는 조합 논리회로인 MUX를 잘 활용한 실험 결과였다.- 이론값대로 결과 잘 나왔고, 전압 레벨 또한 High는 4.36V 정도 ... 00000000010001010000001100101000000101010011000001111000? 결과분석- 여러 출력 단자 중에서 하나로 데이터를 내보내는 조합 논리회로인 DeMUX를 잘 활용한 실험 결과였다.- 이론값 ... 111100L011101L101110L110111L1110? 결과분석- 여러 출력 단자 중에서 하나로 데이터를 내보내는 조합 논리회로인 DeMUX를 잘 활용한 실험 결과였다.- 이론값

리포트 | 15페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

다운로드 장바구니
전전설2 실험1 결과보고서

실험1. TTL design9/1~9/8전자전기컴퓨터공학부결과보고서1. 실험 목적TTL을 이용한 논리 회로 구성을 이해하고 다음과 같은 내용을 포함하여 실험 및 설계 능력을 함양 ... 한다.- OR 게이트논리 회로 실험- XOR 게이트논리 회로 실험- 반가산기 회로 실험- 전가산기 회로 설계2. 배경 이론 및 사전조사[2-1] TTL과 CMOS의 입력 및 출력 ... ] 1-bit 반가산기와 전가산기에 대하여 논리 회로도 및 동작을 조사하시오.두 개의 입력 비트(A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출하는 논리 회로이다.Sum은 A

리포트 | 8페이지 | 2,000원 | 등록일 2022.11.30

다운로드 장바구니
광운대학교 전기공학실험 실험8. 숫자표시기와 응용 결과레포트 [참고용]

가 공통으로 묶인 공통캐소드형(common cathod)과 캐소드가 공통으로 묶인 공통아노드형(common anode)으로 나뉜다.숫자표시기 외형 숫자표시기 내부 회로3-1-1. 구동 ... 원리: 각각의 LED는 대략 10mA 정도를 흘려 주어야 빛을 발한다. 공통캐소드형과 공통아노드형에 따라 정논리와 부논리로 나뉘며 공통캐소드형을 활용하는 부논리 LED는 저항 ... 을 거쳐 sink되는 과정이 필요하며, 이때 저항을 거치더라도 전류가 충분히 흐르도록 환경을 조성해야한다. 이처럼 부논리는 전류를 흘려주면 저항으로 흐르지 않고 접지로 흘러 점등이 되

리포트 | 9페이지 | 1,500원 | 등록일 2024.01.02

다운로드 장바구니
정보통신기초실습 4주차 결과보고서

는 결과적으로 회로의 논리연산에 distributive law가 성립한다는 결과를 도출할 수 있다. 즉,논리연산(logical operation, 혹은 Boolean ... 정보통신기초실습 4주차 결과 보고서아래 회로들의 동작 특성을 Pspice를 활용하여 확인한다.(진리표를 완성하고, 시뮬레이션 결과 화면을 캡쳐하여 첨부할 것)AND-OR 게이트 ... )inputoutputABCXY0000010011010001101100100101110111111111고찰논리를 대수적으로 표현하면 AND는 *(operation)으로, OR는

리포트 | 4페이지 | 1,000원 | 등록일 2021.07.05

다운로드 장바구니
디지털공학개론(반가산기 전가산기, 고속가산기, 비교기, 디코더, 인코더, 멀티플렉서, 디멀티플렉서 )

, 멀티플렉서, 디멀티플렉서 회로를 각각 그리시오.1) 조합 논리회로 (Combination Logic Circuit)임의의 시점에서의 출력 값이 그 사람의 입력값에 의해서만 결정 ... 되는 논리회로이며, 내부 기억 능력 즉 메모리를 갖지 않는다.조합 논리회로는 여러개의 기본 논리 게이트를 가지고 조합하여 원하는 연산을 할 수 있게 한 것이며, 입력,논리 게이트 ... , 출력 으로 구성된다.※ 조합 논리 회로의 특징1. 입력에 의해 출력이 결정된다.2. 자체 내에 플립플롭과 같은 기억회로를 가지지 않는다.3. 불 대수를 사용한다.4. 진리표

리포트 | 6페이지 | 8,000원 | 등록일 2021.11.29

다운로드 장바구니
판매자 표지

A+ 결과보고서 논리함수와 게이트

리포트 | 4페이지 | 1,000원 | 등록일 2022.03.27

다운로드 장바구니
판매자 표지

[아날로그 및 디지털 회로 설계실습] 예비보고서7

아날로그 및 디지털 회로설계실습(실습7 예비보고서)소속전자전기공학부담당교수수업 시간학번성명예비 보고서설계실습 7. 논리함수와 게이트실습날짜2021.11.01. 17시교과목 번호 ... 게이트 각각의 입출력 시간 딜레이를 측정할 수 있는 방법에 대해 조사하고, 딜레이를 가장 정확하게 측정할 수 있는 방법의 실험 방법을 설계한다.논리회로 gate에는 “전파 지연 ... 시간(Propagation delay)”가 존재한다. 이는 논리회로가 입력신호를 받고 출력 결과를 나타낼 때까지의 걸리는 시간이다.- tPHL(propagation delay

리포트 | 10페이지 | 1,500원 | 등록일 2022.09.14

다운로드 장바구니
판매자 표지

폴리텍대학교 디지털 회로 AND OR NOT 예비보고서

개의 조건 중 하나인데, 이것을 서로 다른 전압으로 표현하면 전압이 높음(1)과 낮음(0)이다. 0과 1로 대변되는 논리대수에 의한 연산을 집적회로 형태로 구현한 논리 게이트이 ... 다. 이 회로는 복잡한 논리를 간결하고 정확하게 표현할 수 있어 컴퓨터 등에 이용된다.(1) AND 게이트AND게이트는 모든 논리 기능을 형성하기 위해서 조합될 수 있는 기본 게이트 ... 제목: 디지털 회로 AND OR NOT 예비보고서디지털 시스템의 회로를 구성하는 가장 기본적인 요소는 두 개의 입력과 한 개의 출력을 가진다. 주어진 어떤 순간에 모든 단자는 두

리포트 | 2페이지 | 2,000원 (10%↓) 1800원 | 등록일 2022.05.05

다운로드 장바구니
효율적인 회로구현을 위한 부울대수와 카르노맵을 이용한 간략화 방법 및 특징에 대해 작성하세요.

을 활용한 간략화 방법이 남기는 시사점3. 결론참고문헌1. 서론이산적인 수 체계에 근거하여 디지털시스템에 관한 공학적인 해석과 논리 회로를 설계하는 데에 특화된 학문인 디지털 공학 ... 공학은 우리 사회의 도처에서 매우 유용하게 기능하고 있다. 디지털공학에서 주로 취급하는 분야는 디지털 수체계, 문자 및 수의 코드 표현, 부울 대수, 논리 게이트, 순서논리회로 ... , 조합논리회로, 레지스터, 카운터 등으로 매우 다양한데 나는 이에 관련한 지식과 기술을 지난 ‘디지털공학개론’ 교과과정을 통해 학습한 바 있고, 그중에서도 효율적인 회로구현을 가능

리포트 | 4페이지 | 4,500원 | 등록일 2022.07.06

다운로드 장바구니
Speech Recognition of Multi-Syllable Words Using Soft Computing Techniques (Speech Recognition of Multi-Syllable Words Using Soft Computing Techniques)

정보저장시스템학회 이종수, 윤지원

논문 | 7페이지 | 무료 | 등록일 2025.06.19 | 수정일 2025.06.27

다운로드
판매자 표지

건국대학교 전기전자기초실험1(전전기실1) 13주차 예비레포트+결과레포트(예레+결레)

다. D~A의 4bit 2진수를 입력으로 하며 내부 논리회로를 거쳐 a~g 단자로 신호를 출력한다. 표는 4bit 2진수 D~A입력에 대한 a~g 출력 진리표이다. 물음에 답하시오 ... g의 카르노맵을 그린 결과와 간소화된 논리식을 나타낸다. 주어진 g의 논리식을 AND, OR, NOT 게이트 논리회로를 이용하여 LTspice에 구현하시오. Ag CD AB 00 ... 01 11 10 00 0 0 1 1 01 1 1 0 1 11 X X X X 10 1 1 X X ①~⑦에서 구현한 a~g의 논리회로를 통합하여 구현하시오.(A~D 입력에 대한 a

리포트 | 24페이지 | 4,500원 | 등록일 2024.05.29 | 수정일 2025.02.13

다운로드 장바구니
전전설3 Diode 실험 3 정전압 회로와 리미터

A. 실험 목적본 실험에서는 다이오드를 이용한 전압 레귤레이터, 클림핑 회로, 클램핑 회로, Voltage Doubler, 논리 게이트를 구성하고 그 특성을 확인한다.B. 실험 ... 이론 및 과정 개략 설명다이오드 정류회로를 통과한 출력은 리플이 크기 때문에 전압 레귤레이터를 이용해야 DC 전압을 만들어 낼 수 있다. 레귤레이터에서 중요한 특성 2가지는 다음 ... 한다.[사진 2]의 오른쪽 등가회로에서 Line Regulation과 Load Regulation은 다음과 같이 얻을 수 있다.리미팅 회로는 입력이 다이오드의 cut-in

리포트 | 9페이지 | 2,000원 | 등록일 2023.11.25

다운로드 장바구니
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계

9-1. 실습 목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.9-2. 실습 준비물부품저항 330 Ω, 1/2W, 5% : 10개

리포트 | 5페이지 | 1,000원 | 등록일 2023.06.23

다운로드 장바구니

이전10개 98 99 100 101 102103104 105 106 107 다음10개

파워링크

신청하기