• AI글쓰기 2.1 업데이트
  • 통합검색(411)
  • 리포트(388)
  • 시험자료(19)
  • 자기소개서(3)
  • 방송통신대(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

bcd to 7 segment 가산기와 감산기 BCD 가산기 설계 bcd 감산기 감산기실험 8비트 병렬 가산기
판매자 표지는 다운로드시 포함되지 않습니다.

"4자리 2진수 가산기" 검색결과 181-200 / 411건

  • 자료 표지
    전전컴설계실험2-6주차결과
    Comparator와 4-bit Comparator를 설계해본다.(2)Essential Backgrounds for this Lab-가산기가산 기능. 즉, 가수(added ... 자리:짝수자리 크기비교, 2)짝수자리:홀수자리 크기비교, 3)임의의수 크기비교를 하였다.1)짝수자리:홀수자리짝수자리 2+0+4+0+3=9 홀수자리0+9+4+1+8=22(16을 빼 ... 다. 정확하게는 가산회로의 입력과 출력에 not gate만을 추가해준다. 그 결과 4-bit 감산기도 1-bit 감산기의 Ripple Carry방식의 연결로서 볼 수 있다. 이 점
    Non-Ai HUMAN
    | 리포트 | 17페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
    다운로드 장바구니
  • 자료 표지
    전가산기와 BCD가산기 설계
    의 반가산기와 하나의 OR로 구성된다.②BCD가산기?2진화 10진수(BCD code)는 4비트로 10진수의 한자리를 0부터 9까지 나타내고 있기 때문에 2진 가산 결과의 합은 10 ... < 목 차 >1. 주 제2. 목 적3. 관련 이론4. 설계 순서5. 소자 선택6. 회로도7. Simulation8. 결과9. Data SheetⅠ. 실험명전가산기와 BCD 가산기 ... 를 설계하라.1. 명제7483과 AND, OR, XOR 게이트를 사용하여 전가산기와 BCD 가산기를 설계한다.2. 목적① 전가산기와 BCD 가산기의 가산원리를 이해하고 논리게이트
    Non-Ai HUMAN
    | 시험자료 | 6페이지 | 2,000원 | 등록일 2012.04.25
    다운로드 장바구니
  • 자료 표지
    성균관 유생들의 생활상 탐구
    다.2. 성균관 유생, 그들은 누구인가?(1) 상재생성균관은 조선 최고의 교육기관인 만큼 아무나 입학할 수 있는 곳이 아니었다. 조선 초기에는 오늘날의 교장에 해당하는 성균관 대사 ... 의 초시와 복시를 모두 통과한 생원 또는 진사인 것이다.(2) 하재생성균관의 정원은 대체로 200명이었다. 이때 상재생만으로 정원이 다 차지 않으면 승보(陞補), 문음(門蔭)등을 통해 ... 한 신고식 문화가 존재하였지만 나라에서 이러한 폐단을 없애기 위해 노력했다는 점에서 학교차원의 적극적인 노력 또한 필요하다고 생각한다.4. 유생들의 교복, 청금(靑襟)(1) 청금(靑
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 2,000원 | 등록일 2017.12.27 | 수정일 2018.01.02
    다운로드 장바구니
  • 자료 표지
    BCD 가산기 (7483, 전가산기 두가지방법) 쿼터스
    의 입력 A, B,을 입력 시켰을 때 출력결과를 논리식으로 일반화 시켜보면 다음과 같다.2) BCD 가산기2진화 10진수는 4비트로 10진수의 한자리를 0부터 9까지 나타내고 있기 때문 ... )는 캐리입력까지도 취급할 수 있는 가산기 즉, 3자리의 2진수를 가산할 수 있는 가산기이다.위의 회로는 전가산기의 회로를 알기 위해 쉽게 그린 회로이다.전가산기의 진리표는 다음과 같 ... >< 첨부 #4 회로도1 >< 첨부 #5 파형2 >< 첨부 #6 회로도2 >. 전가산기를 여러 개를 엮어서 BCD 가산기를 설계할 수 있는데 낮은 자리의 전가산기에서 출력 캐리를 받
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 3,000원 | 등록일 2011.12.03 | 수정일 2021.04.11
    다운로드 장바구니
  • 자료 표지
    2비트 전가산기 결과보고서
    가산기와 전가산기의 원리를 이해하고 가산기를 이용해서 논리회로 구성능력을 키우는게 목적이었다. 기본적인 원리를 생각하면서 실험에 임했다. 반가산기는 두 개의 2진수를 더하면 그 합 ... (S)과 자리올림수(C)가 발생하는데 이때 두 출력을 동시에 나타낼 수 있었다. 전가산기는 두 입력 외에앞단으로부터 1개의 자리올림수도 동시에 가산할 수 있는 회로다. 그 외에도 반 ... 감산기 전감산기가 있었는데 실험책에는 자세한 설명이 나오진 않지만 예비보고서를 쓰면서 미리 조사 해본바에 따르면 전가산기와 반가산기를 반대로 생각하면 되는 것이었다.실험1번의 경우 기본적인 반가산기의 회로로써 실험을 하는데 큰 무리 없이 할수 있었고 2번의 경우
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2014.06.03
    다운로드 장바구니
  • 자료 표지
    가산기,감산기 회로 실험(결과)
    진수 2개를 더해 결과를 출력하는 조합회로로, 전가산기들을 차례로 연결하여 아랫단의 자리올림 출력이 윗단의 자리올림 입력으로 들어가도록 구성된다. 이와 같은 요령으로 n개의 전가산 ... 기를 연결하면 n비트로 구성된 2개의 2진수를 더할 수 있는 이진병렬가산기를 쉽게 구성할 수 있다. 그러나 이와 같은 이진병렬가산기는 아랫단의 계산이 완료되어야만 그 자리올림을 윗단이 입력으로 받아 계산을 할 수 있으므로 전체 계산시간이 많이 걸린다는 단점을 갖는다. ... .950.011105(2) 실험 2 : 전가산기의 실험표 5-6 실험 결과(입력 5V)입력신호출력신호A(피가수)B(가수)Cin(자리올림수)S(합)Cout(자리올림수
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 2,000원 | 등록일 2012.10.11
    다운로드 장바구니
  • 자료 표지
    설계04. AD DA 컨버터 응용 전기회로 설계 (예비레포트)
    응용회로 실습을 통해 회로설계능력을 기른다.2. 설계 내용1) 전압 가산형 D/A 변환기기본적으로 D/A변환기는 0과1의 이진데이터를 사용하는 디지털 신호를 아날로그 신호로 변환 ... , 동작원리를 설명하시오.-555 에서 만들어진 펄스를 7490입력에 전달하면 10단계로 나누어 2진수코드로 출력한다. 출력단자는 4개로 0000, 0001, 0010, 0011 ... 서 N은 2진 정보의 비트수이고 n은 2진 정보 1이 입력된 비트수이며 Vn은 디지털 전압레벨을 나타낸다.② 전압가산형 D/A 변환기 :전압가산형 변환기의 출력전압을 그래프로 나타내
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 8,000원 | 등록일 2014.06.15 | 수정일 2020.04.26
    다운로드 장바구니
  • 자료 표지
    [디지털논리회로] 프로젝트 - 고속 동작 덧셈기 설계
    다. 가산기(adder)의 기본 원리는 10진수의 덧셈에서 같은 자리 수들의 합이 10을 넘게 되면 자리를 올려주는 방식으로 덧셈을 하는 것이다. 디지털 회로에서는 이러한 원리 ... 디지털회로설계프로젝트 #21. 제목- 고속 동작 덧셈기 설계2. 설계 목적- 고속 동작 덧셈기의 설계를 통해 덧셈 과정에 있어서 carry의 역할을 이해하고 carry 처리 방법 ... 에서는 VHDL 코드 상의 지연시간이 아닌 target FPGA의 지연시간으로 시뮬레이션되므로 두 덧셈기에 대해서 같은 시뮬레이터를 사용한다.)4. 설계 과정덧셈기를 구현하기 위한 수학적 이론
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 1,000원 | 등록일 2014.05.06
    다운로드 장바구니
  • 자료 표지
    두 개의 BCD 입력을 받아, EX-3로 변환 후 뺄셈을 수행하는 감산기 설계 및 제작
    경우 그대로 입력되기에 가산하는 것 없이 출력되어야 하고, 음수일 경우 2의 보수를 취해주어야 하기에감산기의 C_{ 4}의 반전된 값이 BIN to BCD의 C _{0}에 입력 ... 을 보이게 한다.③ 감산기를 별도로 사용하지 않고 4비트 전가산기와 논리게이트를 사용하여 보수를이용하여 계산한다. 즉, 입력된 감수가 자동적으로 보수로 변하게 한다.④ 출력은 계산 ... SWA와 SWB는 4핀 dip 스위치를 사용함으로써 BCD코드를입력 받는다. 여기서 BCD코드를 받아야함으로 1010~1111까지의2진수 입력은 하지 않는다는 것을 전제로 한다
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,000원 | 등록일 2015.11.25
    다운로드 장바구니
  • 자료 표지
    논리예비3 가산기와 감산기 (Adder & Substractor)
    ) IC : 74HC86(XOR), 74HC08(AND), 74HC32(OR), 74HC04(NOT)(3) 7-segment LED 표시기(4) 오실로스코프3. 이론논리회로 2진수 덧 ... 는 2개의 비트가 필요하다. 합의 하위 비트를 S라고 부르며, 상위 비트를(carry out)이라고 부른다.반가산기의 진리표입력출력ABSC*************101(4) 전가산기 ... 을 확인해 보고 이를 통해서 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작 원리를 이해한다.2. 실험기기(1) Power Supply (5V DC 전압원)(2
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2012.12.23 | 수정일 2013.11.07
    다운로드 장바구니
  • 자료 표지
    디지털 시스템 실험
    가산기는 복수개의 비트들로 구성된 2진수 2개를 더해 결과를 출력하는 조합회로로, 전가산기들을 차례로 연결하여 아랫단의 자리올림 출력이 윗단의 자리올림 입력으로 들어가도록 구성 ... 된다. 이와 같은 요령으로 n개의 전가산기를 연결하면 n비트로 구성된 2개의 2진수를 더할 수 있는 이진병렬가산기를 쉽게 구성할 수 있다. 아래 그림과 같은 4bit 병렬가산기를 구현 ... 하여라. 또한 이와 같은 이진 병렬가산기의 문제점은 무엇인가? 전파지연이 심해짐8. 자리올림에 대한 위의 식 C2～C5들을 살펴보면 모두 C1 변수와만 관련이 있고 자기 전 자리
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,000원 | 등록일 2012.07.18
    다운로드 장바구니
  • 자료 표지
    논리회로 자판기 제작 최종 보고서
    을 위한 AND 게이트로 구성된다.· Full adder컴퓨터 연산에서 반가산기로는 두 비트 이상의 2진수를 가산을 하는데 불충분하다. 상위의 자리수를 더할 때는 피가수, 가수 및 ... 아랫자리에서 올라온 자리 올림수까지 3개의 2진수를 더해서 결과로 합과 자리올림수를 출력을 하는 기능을 전가산기라 한다.[ 전가산기 진리표 ]ABCarry inSUMCarry ... )의 두 출력을 갖는다.[ 반가산기의 진리표 ]입 력출 력ABSUMCarry out*************101반가산기입력 A와 B는 1비트의 2진수로 서로 더해지게 된다. 진리표
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,500원 | 등록일 2012.02.29
    다운로드 장바구니
  • 자료 표지
    결과보고서 실험 3. 가산기와 감산기 (Adder & Subtractor)
    가산기는 2진수 1자리의 덧셈을 가능하게 하는 회로로서, 자리올림을 고려하지 않는 회로이다. 즉, 1+1=10일 경우, 이때 0을 합(sum)이라하고 한자리 위로 올라간 1을 자리 ... 을 때 반가산기만으로는 불가능함에 따라 구성된 회로로서, 2진수의 덧셈에 사용할 수 있는 완전한 가산기를 만들려면 그 자리보다 낮은 자리에서 발생하는 자리올림수를 받아들일 수 있 ... 올림(carry)이라고 부른다. 반가산기에서는 자리올림수를 윗자리에 더해 줄 수 없으므로 1더하기 1은 0으로 처리된다. 전가산기는 입력변수 A와 B가 2비트 이상으로 구성되어 있
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 3,000원 | 등록일 2012.03.11
    다운로드 장바구니
  • 자료 표지
    가산기와 감산기 실험
    가산기2 진수로 표시된 두 개의 수를 합해서 얻어진 가산기를 반 가산기라 한다. 이 때 두 개의 수 A, B를 합해서 나온 합과 자리올림이 발생한다. 이와 같은 진리를 만족하는 표 ... 반 가산기의 기호를 나타내고 있다.⑵ 전 가산기2진수로 표시한 2개의 수 이외에 아랫자리에서 발생한 자리올림수까지도 합해 주도록 하는 가산기를 전 가산기라 한다. 이것을 2진수 ... 와 변수로 가산하는 예를 (a), (b)에 보였으며 진리표는 표 6-2와 같다.전 가산기 진리표를 만족시키는 논리식을 유도해 보면 식 (6-3), (6-4)와 같다.이 논리식을 만족
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2011.09.06
    다운로드 장바구니
  • 자료 표지
    진보영일기와 전가산기를 이용한 4-bit 가감산기 설계 제안서 및 설계 결과 보고서
    감산을 위해서는 진리표의 L값이 0인 부분을 사용하게 된다.4. 7483의 동작원리 - 전가산기는 3개의 입력 비트들의 합을 계산하는 조합회로로 전가산기는 3개의 입력과 2개 ... 로서 ~, ~까지의 Input이 존재하며 Carry인 를 포함하고 있다. 또한 가산 결과를 ~로 출력하게 된다. 따라서 하나의 IC에 4개의 전가산기를 포함하고 있다. 7483의 내부 구조는 다음과 같 ... 부터 3까지 나올 수 있고, 2와 3을 2진수로 표시하는데 2개의 자리수가 필요하므로 2개의 출력이 필요하다. 두 출력 중 합에 대해서는 S라는 기호로, Carry에 대해서는 C라는
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 2,000원 | 등록일 2012.07.17
    다운로드 장바구니
  • 자료 표지
    쿼터스를 이용한 전가산기와 8421 가산기(BCD가산기)를 설계 보고서
    할 수 있는 가산기 즉, 3자리의 2진수를 가산할 수 있는 가산기이다.2) BCD 가산기2진화 10진수는 4비트로 10진수의 한자리를 0부터 9까지 나타내고 있기 때문에 2진 가산 ... 1. 명 제- Quartus tool을 이용하여 전가산기와 8421 가산기를 설계하라.2. 목 적1) 전가산기의 가산 원리를 이해하고 논리게이트를 써서 설계한다.2) BCD 가산 ... 기의 가산 원리를 이해하고 논리게이트를 써서 설계한다.3. 설계 순서1) Quartus tool을 이용하여 전가산기를 설계2) 전가산기 Simulation 파형 동작확인2) 전가산
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,000원 | 등록일 2011.06.21 | 수정일 2015.12.26
    다운로드 장바구니
  • 자료 표지
    7487,7483 을 이용한 4자리 2진 감가산 회로 설계 (진보01기)
    1. 명 제- Quartus tool을 이용하여 74H87와 74LS83 IC를 사용하여 4자리 2진수를 가산과 함께 감산 할 수 있는 회로를 설계한다.2. 목 적1) 진-보-0 ... -1 기의 동작을 이해한다2) Quartus tool을 이용하여 4자리 2진수의 가감산회로를 설계한다. 3. 설계 순서1) Quartus tool을 이용하여 진-보-0-1 기 ... 의 논리회로 설계2) 74H87과 74LS83 IC를 사용하여 4bit 가감산기 설계3) 가ㆍ감산기 Simulation 파형 동작확인4. 동작원리1) 진-보-0-1 기 하나의 논리회로
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 2,500원 | 등록일 2011.12.03 | 수정일 2021.04.11
    다운로드 장바구니
  • 자료 표지
    2진 가산과 전가산기 결과레포트
    실험44. 디지털 IC : 2진 가산과 전가산기[실험목적]1. 2진 가산의 법칙을 배운다.2. 10진수의 2진 변환과 2진수의 10진수 변환을 이해한다.3. 배타적-OR게이트 ... 의 자리값은 10진수의 단위 10, 100, 1000, … 등과 같은 형태 대신에 1, 2, 4, 8, 16, 32, 64, 128, … 등과 같이 되고 가장 오른쪽 자리가 1 ... 오른쪽 자리이고 6개의 디지트로서 자리수 값은 1, 2, 4, 8, 16, 32가 된다. 2진수를 10진수로 변환하기 위하여 자리값과 자리수값을 곱하여 더하면즉 110101
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,000원 | 등록일 2011.04.06
    다운로드 장바구니
  • 자료 표지
    실험 3. 가산기와 감산기(Adder & Subtractor)
    adder① 논리회로 설계② 특징- 여러 개의 자릿수로 구성된 2 진수를 더하는 경우 2개의 같은 자릿수끼리 동시에 더하고 여기서 생기는 자리 올림수를 다음 단 전가산기에 연결하는 구성 ... 방법이다. 이때 n 비트 2 진수의 덧셈을 하는 2진 병렬 가산기는 1개의 반가산기와 n-1개의 전가산기가 필요하다. parallel 구성방법은 계산 시간이 빠르나 더하는 비트 ... 수만큼 전가산기가 필요하므로 회로가 복잡하다.2) 4-bit serial adder① 논리회로 설계② 특징- 시프트 레지스터 2개에 입력 A, B를 넣어 LSB(least sign
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 2,000원 | 등록일 2012.03.11
    다운로드 장바구니
  • 자료 표지
    디지털실험 3 - 2비트 전가산기 결과레포트
    는 여러 자릿수로 구성된 2진수를 더하는 경우 2개의 같은 자릿수끼리 동시에 더하고 여기서 생기는 자리 올림수를 다음 단 전가산기에 연결하는 방식으로 회로가 구성됨을 알 수 있 ... 가산기 이 두 개로 구성하는 것이었는데, 여기서 병렬가산기는 여러 자릿수로 구성된 2진수를 더하는 경우 2개의 같은 자릿수끼리 동시에 더하고 여기서 생기는 자리 올림수를 다음 단 ... 다.n비트 2진수의 덧셈을 하는 2진 병렬 가산기는 1개의 반가산기와 n-1개의 전가산기가 필요하다.위 실험 역시 약간의 오차를 제외하고이론치와 진리표 값은 같다.☞ 비고 및 고찰이번
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,000원 | 등록일 2012.03.09
    다운로드 장바구니
  • 전문가 요청 쿠폰 이벤트
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 12월 08일 월요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
8:40 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기