"논리회로설계및실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 성결대 논리회로 실험12 멀티플렉서 4bitfulladder 두더지 잡기 센서입력처리

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계및실험" 검색결과 181-200 / 1,753건

예비보고서(5) 부호기복호기

실험제목 :부호기, 복호기- 예비보고서1. 목적논리회로는 일반적으로 조합논리회로와 순서논리회로로 구분된다. 조합논리회로는 실험 1 기본논리게이트에서 제시된 기본논리게이트들의 조합 ... 의 동작 원리 및 특성을 확인하고 부호 변환기의 동작을 살펴본다.2. 관련이론고정기능 조합논리회로에는 가산기, 비교기, 디코더, 인코더, 코드 변환기, 멀티플렉서, 디멀티플렉서 및 ... 패리티 생성기/검사기 등 여러 종류의 고정기능 조합논리회로가 있다. 이 실험을 통해서 디코더, 인코더에 대해서 알아본다.(1) 복호기(Decoder)디코더는 입력 데이터에 있

리포트 | 6페이지 | 2,000원 | 등록일 2020.10.14

다운로드 장바구니
부산대학교 기전실 학번 순차회로

논리회로 및 기초전자전기실험으로 배운 지식을 활용하여 학번을 출력하는 순차회로를 설계하는 과정입니다. 이론과 직접 설계해 보는 것은 다르고, 설계가 잘못 ... 분반의 경우 D Flip Flop을 사용한 회로와 JK Flip Flop을 사용한 회로 두 종류를 모두 설계하는 것이 예비 보고서였으며, 실험실에서는 둘 중 하나만 구현하는 것 ... 되었을 경우 실험실에서 모든 것을 처음부터 해야 하는 경우가 발생할 수도 있습니다. 주변에 학번 순차 회로부터 힘들어하는 친구들이 많아서 도움을 주고자 작성하게 되었습니다. 저희

리포트 | 9페이지 | 1,500원 | 등록일 2021.07.18

다운로드 장바구니
판매자 표지

아주대 전자회로실험 설계1 결과보고서

설계1. C측정회로1.설계 이론 및 설계된 회로 설명내가 선택한 회로는 비안정 멀티 바이브레이터이다. 예비 영상으로는 1차 능동 저역 필터를 설계하였으나, 다른 사람들 영상을 보 ... 은 3~4%의 일정한 오차를 보이고, 측정값도 0.05uF을 제외하면 정확하게 커패시턴스를 측정했다고 볼 수 있다.6.설계된 회로의 장단점 및 개선사항장점으로는 구형파의 주기 ... 니 대부분 나와 같은 설계를 한 것을 알 수 있었다. 그래서 결과보고서는 창의적이게 써서 실험3 예비보고서처럼 억울하게 카피가 걸리지 않고 싶었다. 그래서 아무도 하지 않을 것 같

리포트 | 5페이지 | 2,000원 | 등록일 2023.06.10

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab03(결과) / 2021년도(대면) / A+

고 디지털 논리회로를 설계하는 여러 가지 방법론을 학습한다. 또한 설계한 로직을 시뮬레이션하기 위한 테스트 벤치의 작성법을 익히고 사용한다.나. 실험 이론(1) HDL의 종류a ... , Behavioral modeling을 이용한 방법(if, for 문 등을 사용)과 같은 여러 가지 방법론을 통해 디지털 논리회로를 설계할 수 있다. 또한 위와 같은 방법을 사용하여 설계 ... 가산기 모델링 예 (Behavioral modeling 사용)- Variable 모델링 예시2. 실험 장비 및 재료가. 실험 장비HBE Combo-II SE3. Result(1

리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 6주차

로) 를 설계해보는 실험이다. 순차 조합 회로 중에서도 LATCH, D FlipFlop, J-K FlipFlop, S-R FlipFlop 등의 지식을 이용해서 데이터 전송회로, 직렬입력 ... 1 -> 0 -> 0-> 1 순으로 입력4. 결론 및 고찰이번 실험은 이제까지 했던 Combinational Logic Design (논리 조합회로) 과는 다른 Sequential ... Logic Design (순차 조합회로) 를 설계해보는 실험이다. 순차 조합 회로 중에서도 LATCH, D FlipFlop, J-K FlipFlop, S-R FlipFlop 등

리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

다운로드 장바구니
판매자 표지

디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 2

디지털회로실험및설계 결과 보고서 #3( JK Flip-Flop 실험, D, T Flip-Flop 실험 )과 목담당교수제 출 일학 번이 름? 회로도, 이론값, 실험결과, 결과분석 ... 실험1) 다음 회로를 구성하고, 표를 완성하시오.- 이론값JKQQ'0*************101101- 실험결과J=0, K=1, Q'=1 J=0, K=1, Q=0J=0, K=0 ... , 4.5V 수준의 5V에 매우 비슷한 값이 나왔다.)실험2) 다음 회로를 구성하고, 표를 완성하시오.- 이론값JKCLKQQ'010->101011->001000->101001

리포트 | 15페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

다운로드 장바구니
광운대학교 전기공학실험 실험8. 숫자표시기와 응용 결과레포트 [참고용]

라 하고, 데이터 시트를 살펴보면 싱크전류는 24/40mA이다.데이터 시트(근거 자료)6. 실험순서(1) 예비보고서 (1)항에 해당하는 회로를 7400 NAND gate IC ... LLLLLLLHLLLHLLHLLLHLLHLLLLHHLHHLLHLLHLLLLHLHHLHLLHHLHHLLLHHHHHHLHLLLLLLLHLLHLLHHHLHLLHLHHLHHLHHHHHLLHLLHHHLHHLHHHHHLHHLHHHHHHHHH7. 참고문헌- 전기공학실험 서적: 이론 및 그림 참고- https://www.youtube.com/watch?v=oIQw_bOCLNk:7세그먼트 디코더 구동방식, 종류 참고 ... 1. 실험 명숫자표시기와 응용2. 실험 개요7-세그먼트 표시기(7-segment display)라 불리는 숫자표시기의 구성원리를 이해하고 이를 구동하는 방법을 실습한다. 이때

리포트 | 9페이지 | 1,500원 | 등록일 2024.01.02

다운로드 장바구니
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 2주차 예비+결과(코드포함) HBE-Combo2-SE board

가. 실험목표1)Xilinx를 활용하여 간단한 논리 게이트를 설계하고, 이들을 이용하여 Instance Symbol 기능을 활용하여 복잡한 회로를 설계한다.2)Isim을 활용 ... 하여 설계한 게이트 및 회로의 동작을 Simulation하고 이론과 비교 및 확인한다.나.이론적배경1)OR gate는 두 입력이 모두 0일 때만 출력이 0이고, 나머지 경우엔 출력 ... 이 1인 논리 게이트이다. XOR gate는 두 입력이 서로 다를 때 출력이 1이고, 두 입력이 같을 때는 출력이 0인 논리 게이트이다.2)Half Adder는 XOR gate

리포트 | 8페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

다운로드 장바구니
판매자 표지

홍익대_디지털논리회로실험_1주차 예비보고서_A+(분반 보고서점수 1등)

디지털 논리실험 및 설계 1주차 예비보고서실험 준비1.1 AND 게이트7408의 datasheet를 읽는 법을 간단하게 서술하고 기본 실험 (1)의 회로를 어떻게 결선하여야 하 ... 이 나온다. 7번 pin은 Gnd, 14번 pin은 Vcc이다.-기본 실험(1)의 회로를 구성하는 방법-A 스위치를 1번 핀에 연결, B 스위치를 2번 핀에 연결, 3번 핀과 X ... 다. VCC에서 GND로 어떠한 구성 요소 없이 바로 전류가 흐르기 때문에 과열될 수 있고 화재나 폭발 가능성이 있다..1.3 기본 실험 (4)의 회로를 구현하시오.1.4 응용

리포트 | 5페이지 | 1,500원 | 등록일 2024.05.15

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 5주차

고찰결론참고 문헌1. 실험 목적이번 실험은 조합논리 회로를 설계하는 것으로 조합논리 회로란 여태까지 만들었던 AND, OR, NOT 의 세가지 기본회로를 조합하여 구성하는 논리 ... 를 입력 받아서 그 중 하나를 출력하는 논리회로이다. 이번 설계에서는 3X8 디코더와 2:1MUX에 대해 알아보도록 한다.2. 배경 이론3x8 decoder디코더는 해독기를 의미 ... Behavioral 모델링에서 if문과 case문을 사용하여 각각의 조합논리회로를 설계해 보았다참고문헌-전전설 교안- Hyperlink "http://cms.kut.ac.kr/user

리포트 | 16페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
한양대 융합전자공학부 학업계획서 (비동일계)

디드 시스템’ 등의 수업에서는 전압과 전류의 흐름, 회로 설계의 논리, PWM 신호 처리, 센서 입력과 모터 제어 등의 전자적 요소들을 심도 깊게 배웠습니다. 특히 아두이노 ... 과 실험을 통해 제 진로를 구체화할 수 있었습니다. 이처럼 기계공학에서 얻은 하드웨어 이해와 역학 기반 사고방식은, 향후 융합전자공학에서의 시스템 설계 및 문제 해결 역량을 더욱 강화 ... 로, 통신·반도체·제어·디스플레이·에너지 등 모든 공학 분야의 기반을 제공합니다. 저는 학문적 성장과 진로 방향을 모색하던 중, 단순한 회로 설계나 장치 개발을 넘어서 전자공학

자기소개서 | 5페이지 | 4,000원 | 등록일 2025.07.10

다운로드 장바구니
디지털 시스템 설계 및 실습 전감산기 설계

와 위에서 빌린 수를 나타내야 한다. 전감산기 설계 과정을 통해 조합 논리회로를 Verilog 또는 VHDL로 설계하는 방법에 대해 공부한다. 또한 이 실습을 통해서는 if ... 전감산기 설계1. 실습목적전감산기는 한 자리 이진수 뺄셈 시, 전가산기에서 더한 결과 캐리가 발생하는 것과 반대로 아랫자리에서 발생하는 빌림수를 고려해야한다. 그리고 감산한 결과

리포트 | 3페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
(디지털 회로실험)8421 Encoder의 논리회로 설계

디지털실험설계 01.실험제목 : 8421 Encoder의 논리회로 설계Ⅰ 설계과정Encoder의 기능을 익히고, 부호변환 회로의 설계방법을 익힌다.조건 : 디지털 논리소자를 이용 ... 이 특징이다. 즉 0001 0001로 표현하는 것이다. 이렇게 하면 4비트씩 끊어서 해석할 수 있기 때문에 편리하다.Ⅲ 설계? 8421 encoder 논리회로를 설계하고, 10진수 ... 위 진리표를 바탕으로 부울함수를 구하면,A=1+3+5+7+9#B=2+3+6+7#C=4+5+6+7#D=8+9? 디지털 논리소자를 이용한 회로도를 설계한다.Maxplus

리포트 | 5페이지 | 1,500원 | 등록일 2020.08.18 | 수정일 2022.02.16

다운로드 장바구니
14주차 Digital CMOS Circuit 예비보고서

=LOWVOUT= LOW이 회로는 실험 1에서 설계한 NAND GATE의 출력에 단순히 inverter를 거치는 회로이므로 출력신호의 논리값은 실험1에서와 정확히 반대가 되는 것을 확인 ... 결 과 보 고 서학 과학 년학 번조성 명전자공학실험 제목Digital CMOS Circuit실험 목적MOSFET을 이용한 digital 회로를 설계하고 그 동작을 이해한다.실험 ... (offset = 1.5V)오실로스코프로 VO1 확인AND의 진리표를 작성하고 실험 결과와 비교CMOS OR Gate를 설계하고 1~5)를 반복 수행실험 결과 및 고찰Lab 1. CMOS

리포트 | 9페이지 | 1,000원 | 등록일 2021.11.08

다운로드 장바구니
전기전자공학부 편입학 자기소개서(건국대학교)

것입니다.2. 학업계획 및 진로계획을 구체적으로 기술하시오.편입 초창기엔 전공을 따라잡기 위해 '회로이론', '전자기학', '신호 및 시스템', '디지털 논리회로'와 같은 핵심 ... 기반 회로 설계’ 등의 강의는 제가 특히 관심을 갖고 있는 분야와도 잘 맞습니다. 이처럼 실용성과 미래 지향성이 공존하는 학과에서 공부할 수 있다면, 그 자체로 저에게 큰 영광이 될 ... 적으로 참여하여 실무 역량을 기를 계획입니다. 단순히 과제를 수행하는 수준에서 벗어나, 동료들과 협력하여 실질적인 회로 설계나 문제 해결을 도출해내는 경험을 해보고자 합니다.조금 더

자기소개서 | 3페이지 | 5,000원 | 등록일 2025.06.09

다운로드 장바구니
전전설2 3주차 실험 결과레포트

하는 회로를 기술한 수 있도록 하는 언어를 말한다.HDL을 사용함으로써 초기 설계과정에서의 설계오류를 쉽게 수정할 수 있고 합성에 의한 회로도 빠르게 설계 및 변경이 가능하게 되어 설계 ... 회로를 만들어서 모든 스위치를 눌렀을 때의 LED의 상태를 보여주는 사진이다.나. Gate Primitive를 이용한 Two-input AND 케이트 설계실험 전 예측)만약 ... - Behavioral modeling을 이용한 설계방법(if, for 문 등을 사용)- 설계한 로직을 시뮬레이션 하기 위한 테스트 벤치의 작성방법을 익힌다.3. 배경이론 및 사전

리포트 | 23페이지 | 1,000원 | 등록일 2021.11.30

다운로드 장바구니
홍익대학교 전서 실험1 멀티플렉서 결과보고서

하고 실질적인 응용 회로들을 제작할 때 논리함수를 구현할줄 알아야 하는것 같다. 실험 책에 있는 관련이론에서 강조하는 내용도 그렇고 멀티플렉서 를 사용하여 회로 c 와 같은F= bar ... 한 회로가 그리 많지 않아 실질적인 실험 결과에 대해서 이론값과 빚대어 보았을때 모두 올바른 결과 값이 나왔다. 다만 회로도 e 안에 포함된 1-to-2 디멀티플렉서를 설계하지 못 ... *************10010000111100010000100101101001100110011111101000000110011001101001011011110111000011110110111110011111111111- 회로도(a)에 대한 실험 결과는 이론값과 도출

리포트 | 7페이지 | 2,000원 | 등록일 2020.12.25

다운로드 장바구니
3장 진리표 예비

디지털공학실험 ? 진리표 예비보고서1. 목적가. 부울대수의 기본 논리 연산과 정리를 이해한다.나. 논리회로를 이용하여 논리식을 표현하고, 회로를 간략화하는 방법을 공부 ... 의 보수들을 OR 연산한 것 과 같다.라. 조합논리회로 설계조합논리회로는 입력의 조합에 의해서만 출력이 결정되는 회로이다. 조합논리회로를 설계하기 위해서는 우선 설계하려는 회로의 기능 ... 만을 소개하며 위의 식을 아래와 같이 구현 할 수 있다.3. 예비보고가. 이 장의 실험 목적에 대해서 스스로 생각해 보고 기술하라.앞서 2장에서 배우고 익혔던 논리 게이트를 이용해 연산

리포트 | 8페이지 | 1,000원 | 등록일 2021.01.06

다운로드 장바구니
vhid 전가산기 이용 설계 보고서

, Cout = 1A, B, Cin 모두 1이면 S = 1, Cout = 1전가산기 설계 과정을 통해 조합논리회로를 Verilog로 설계하는 방법에 대해 공부한다. 또한 이 실습을 통 ... 해서는 case 형식을 배울 수 있다.실습내용실습 결과논리식1. 전가산기 연산은 다음 식과 같다. 이 식은 X, Y, Cin 3비트에 대해 산술 덧셈을 실행하는 조합논리회로이다. 이 ... 함수로 표현할 수 있다.S와 C의 부울함수전가산기 진리표,논리도를 통한 코딩wire : 회로에서 물리적인 연결선을 나타냄, 게이트 또는 module을 연결reg : 할당받은 값

리포트 | 6페이지 | 1,500원 | 등록일 2020.12.11

다운로드 장바구니
판매자 표지

Diode(직렬/병렬 연결, Logic) 결과보고서[인하대 기초실험2 전자과]

논리 회로를 참고하여 Z = AB + CD를 나타내는 논리 회로를 다이오드 6개를 통해 설계하고 Truth Table 측정을 통해 완성함으로써 이를 보이기.• AB + CD 설계 ... . 결론 및 고찰이번 실험을 통해 직렬, 병렬 연결에서의 Diode 회로의 특성과 다이오드를 이용해 Logic 회로를 구성하였다. 의 질문들을 바탕으로 결론 및 고찰을 정리하면 다음 ... ) 위 실험 결과를 바탕으로 순방향/역방향 바이어스에서의 그래프 그리기• 예상 실험 결과: Lab 1의 회로에서 의 식이 성립한다. 이 때, 포화 전류 , Thermal

리포트 | 10페이지 | 1,000원 | 등록일 2022.08.27

다운로드 장바구니

이전10개 5 6 7 8 91011 12 13 14 다음10개

파워링크

신청하기