총 2,691개
-
아날로그 및 디지털회로 설계 실습 실습8_래치와 플립플롭_결과보고서2025.01.211. 래치 이번 실습에서는 논리 gate(nand, inverter)를 사용해 래치와 플립플롭의 회로를 설계하였다. 입력의 변화에 민감한 래치의 특성을 확인할 수 있었다. 래치는 주로 메모리 회로의 데이터 저장에 사용된다. 2. 플립플롭 플립플롭은 클록과 함께 들어온 입력에 민감한 특성을 가지고 있다. 플립플롭은 CPU에 사용된다. 래치와 플립플롭은 디지털 회로에서 매우 중요한 역할을 담당하고 있고 다양한 곳에서 사용되므로 그 동작 원리를 이해하고 회로를 구성할 수 있는 능력을 키우는 것이 중요하다. 3. RS 래치 실험에서 구성한...2025.01.21
-
홍익대 디지털논리실험및설계 1주차 예비보고서 A+2025.05.161. AND 게이트 AND 게이트의 형태(QUAD 2-INPUT AND GATE)와 배치도, 이름(SN54/74S08)이 나와있다. GUARANTEED OPERATING RANGES에는 사용되는 소자들의 최소, 최대 범위와 이의 단위를 나타내며, DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE에는 직류(DC)를 연결했을 때의 특징이 나와있다. AC CHARACTERISTICS에는 교류(AC)를 연결했을 때의 특성이 나와있다. 기본 실험(1)은 2개의 값을 입력받아 1개의 값을 출력하는 A...2025.05.16
-
홍익대학교 디지털논리실험및설계 3주차 예비보고서 A+2025.05.041. 2-bit 복호기 2-bit 복호기의 경우 2-bit input의 가능한 모든 조합 4가지 (00, 01, 10, 11) 각각에 대한 디코딩 게이트의 출력을 통해서 어떤 input이 들어왔는지 확인할 수 있습니다. 기본 실험 (1) 회로의 경우 (00, 01, 10, 11)에 대한 디코딩 게이트는 각각 (Y0, Y1, Y2, Y3)이고, 어떤 input 이냐에 따라서 특정 디코딩 게이트의 출력만 1이 되고 나머지는 0인 Active HIGH로 회로가 설계되었기 때문에 디코딩 게이트의 출력을 LED를 통해 확인함으로써 어떤 in...2025.05.04
-
디지털논리실험및설계 2024-1 도어락 프로젝트2025.01.281. 디지털 Door-Lock 요구사항 디지털 Door-Lock 프로젝트의 주요 요구사항은 다음과 같습니다. 'Reset' 버튼을 누르면 번호 7-segment에 '0'이 켜지면서 시작되며, A와 B 7-segment는 꺼진 상태를 유지합니다. 'Reset' 후 '번호입력' 버튼을 누를 때마다 번호 7-segment에 '0-1-2-3-...-9-0(반복)'의 숫자가 나타나며, 원하는 숫자가 나타났을 때 '확인' 버튼을 누르면 됩니다. '확인' 버튼을 누르면 번호가 A 7-segment로 이동하고 번호 7-segment는 '0'으로 ...2025.01.28
-
홍익대 디지털논리실험및설계 5주차 예비보고서 A+2025.05.161. 전가산기 가산기는 이진수의 덧셈 연산을 수행하는 논리회로이다. 이진수를 덧셈을 수행할 때, 1과 1을 더하면 이진수로 10이 출력되어 한가지 비트를 더 필요로 하게 된다. 이것은 올림으로, 결국 덧셈 연산을 하기 위해 세 가지 비트를 입력받아야 하는 것이다. 하지만 반가산기는 두 가지의 입력밖에 받지 못하므로 두 자리수 이상의 덧셈을 수행하지 못한다. 이를 해결하기 위해 전가산기는 반가산기를 이어 붙여 만들어진 것이다. 2. LSB와 MSB LSB는 Least Significant Beat의 줄임말로 가장 낮은 위치의 비트를 ...2025.05.16
-
아날로그 및 디지털 회로 설계 실습 결과보고서7 논리함수와 게이트2025.05.151. 논리 게이트 이번 실습에서는 기본적인 AND, OR, NOT 게이트를 이용하여 NAND, NOR, XOR 게이트를 구성하고, 진리표의 결과를 확인하였습니다. 또한 NAND와 NOT 게이트만을 이용하여 AND, OR, NOT 게이트 등의 여러 종류의 게이트를 등가적으로 구성하는 과정도 포함되어 있었습니다. 이를 통해 Digital 회로의 가장 기본적인 게이트의 특성을 이해할 수 있었습니다. 2. 게이트 지연 시간 측정 AND 게이트와 OR 게이트를 각각 여러 개 직렬로 연결하고 오실로스코프의 2개 채널에 입출력을 연결한 다음, ...2025.05.15
-
중앙대학교 아날로그 및 디지털 회로 설계 실습 예비 보고서2025.01.041. Wien bridge RC 발진기 Wien bridge RC 발진기는 아날로그 및 디지털 회로 설계에서 널리 사용되는 신호 발생기입니다. 이 실습에서는 Wien bridge RC 발진기를 설계하고 제작하여 동작을 확인하였습니다. 발진 주파수 1.63 kHz에서 발진하도록 회로를 설계하였고, 시뮬레이션을 통해 출력 파형과 FFT 분석을 수행하였습니다. 또한 다이오드를 이용하여 출력 신호를 안정화하는 방법을 제시하였습니다. 1. Wien bridge RC 발진기 Wien bridge RC 발진기는 안정적이고 신뢰성 있는 발진기로,...2025.01.04
-
아날로그 및 디지털 회로 설계 실습 (결과) - 래치와 플립플롭2025.01.291. RS 래치 PSPICE를 사용하여 RS 래치 회로를 구현하고 동작을 확인했습니다. Clk=1일 때 S, R 입력에 따라 Q, Q'의 출력이 변화하는 것을 관찰했고, Clk=0일 때는 이전 Clk=1 상태가 유지되는 것을 확인했습니다. 실험 결과는 이론적인 동작과 일치했습니다. 2. RS 플립플롭 RS 래치 회로에 TTL 7400, 7404 소자를 추가하여 RS 플립플롭을 구현하려 했습니다. 하지만 전체 회로를 연결했을 때는 정상 동작하지 않았습니다. 다만 RS 래치 부분과 그 이전 회로 부분은 각각 정상 동작했기 때문에 회로 ...2025.01.29
-
홍익대학교 디지털논리실험및설계 1주차 예비보고서 A+2025.05.041. AND 게이트 7408 AND 게이트 7408의 datasheet를 읽고 기본 실험 (1)의 회로를 결선하는 방법을 설명했습니다. Vcc와 GND를 연결하면 쇼트가 발생할 수 있다는 점도 언급했습니다. 2. 기본 실험 (4) 3입력 AND 게이트의 동작 원리를 설명하고 예상 실험 결과를 제시했습니다. 3. 응용 실험 (2) 두 개의 입력 값이 서로 다른 조합일 때 출력이 1이 되는 회로를 구현하고 예상 실험 결과를 제시했습니다. 4. 응용 실험 (3) AND 게이트 7408이 동작하지 않아 모든 입력 조합에 대해 출력이 0이 ...2025.05.04
-
전기및디지털회로실험 실험 6. 논리조합회로의 설계 예비보고서2025.05.101. 논리게이트의 조합과 설계 논리게이트의 조합으로 복잡한 논리적 함수관계를 구현하는 방법을 설명합니다. 불대수와 논리 다이어그램을 사용하여 원하는 기능을 수행하는 논리회로를 구현할 수 있습니다. 진리표를 작성하고 이를 바탕으로 부울 대수식과 논리회로도를 도출하는 과정을 설명합니다. 2. 카르노 맵에 의한 논리회로의 단순화 카르노 맵은 불 대수 함수를 단순화하는 방법입니다. 입력변수와 출력을 도식화하고 같은 출력의 패턴을 찾아 묶음으로 단순화합니다. 또한 Don't Care 조건을 활용하여 효율적으로 카르노맵의 답을 구할 수 있습니...2025.05.10
7 / 270
