총 114개
-
다이오드를 이용한 정전압 회로와 리미터 실험2025.11.161. 전압 레귤레이터 다이오드 정류회로의 출력은 리플이 크므로 전압 레귤레이터를 이용하여 DC 전압을 생성한다. PN 다이오드는 VD0=0.7V 수준이므로 높은 전압 획득을 위해 제너 다이오드를 사용한다. 레귤레이터의 중요한 특성은 입력 전압 변동에 대한 출력 변화(Line Regulation)와 출력 부하 변동에 대한 출력 변화(Load Regulation)를 최소화하는 것이다. 제너 다이오드를 이용한 레귤레이터는 역방향 바이어스 영역에서 일정한 전압을 유지하여 안정적인 DC 출력을 제공한다. 2. 클림핑 회로 입력 신호가 다이오...2025.11.16
-
[전자공학응용실험]7주차_5차실험_실험 15 다단 증폭기_예비레포트_A+2025.01.291. 다단 증폭기 다단 증폭기의 개념과 등가회로를 설명하고, 다단 증폭기의 전압 이득 계산 방법을 제시하였습니다. 또한 작은 부하 저항을 구동하기 위한 2단 및 3단 증폭기 구성 방법을 설명하였습니다. 2. MOSFET 증폭기 특성 공통 소스 증폭기, 소스 팔로워 증폭기, 공통 게이트 증폭기의 전압 이득, 입력 임피던스, 출력 임피던스 특성을 정리하였습니다. 이를 바탕으로 다단 증폭기 설계 시 고려해야 할 사항을 설명하였습니다. 3. 2단 증폭기 설계 공통 소스 증폭기와 소스 팔로워를 연결한 2단 증폭기 회로를 제시하고, 이 회로의...2025.01.29
-
물리전자2 과제4: Zener 효과 및 다이오드 특성2025.11.181. Zener 효과 (Zener Effect) 역방향 바이어스 상태에서 p측의 원자가띠가 n측의 전도띠보다 높아져 페르미 준위 차이가 발생한다. 외부 전압 적용 시 p측 원자가띠의 전자가 n측 전도띠로 이동하여 역방향 전류가 흐른다. 이 현상을 Zener 효과라 하며, 전자 터널링이 효과적으로 일어나려면 천이 영역이 좁아야 하므로 양쪽 모두 높은 도핑 수준이 필요하다. 상대적으로 낮은 전압에서 발생한다. 2. 충격 이온화 및 Avalanche 붕괴 (Impact Ionization & Avalanche Breakdown) 역방향 ...2025.11.18
-
전자회로실험 과탑 A+ 예비 보고서 (실험 11 공통 소오스 증폭기)2025.01.291. 공통 소오스 증폭기 이 실험에서는 MOSFET을 이용한 공통 소오스 증폭기의 동작 원리를 공부하고, 실험을 통하여 특성을 측정하고자 한다. 공통 소오스 증폭기는 게이트가 입력 단자, 드레인이 출력 단자, 소오스가 공통 단자인 증폭기로서 높은 전압 이득을 얻을 수 있는 장점이 있어 널리 사용되고 있다. 이 실험에서는 공통 소오스 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구해본 다음, 실험을 통하여 동작을 확인하고자 한다. 2. MOSFET 소신호 등가회로 NMOS의 소신호 등가회로는...2025.01.29
-
전자회로실험 과탑 A+ 결과 보고서 (실험 20 차동 증폭기 기초 실험)2025.01.291. 정전류원 회로 정전류원 회로는 일정한 전류를 제공하는 회로로, 주로 전류 제어 및 안정적인 전류 공급이 요구되는 응용에서 사용된다. 이 회로는 MOSFET의 전류 제어 특성과 전류 거울 원리를 사용하여 기준 전류를 설정하고, 이를 기반으로 일정한 부하 전류를 제공한다. 2. 차동 증폭기 회로 차동 증폭기는 두 입력 신호의 차이를 증폭하는 회로로, 높은 입력 저항과 낮은 출력 저항을 가지며 잡음 제거와 신호 증폭에서 중요한 역할을 한다. 이 회로는 입력 신호의 차이를 증폭하고 공통 모드 신호를 억제하여 신호 품질을 향상시킨다. ...2025.01.29
-
MOSFET 기본특성 실험 결과보고서2025.11.171. MOSFET 동작 영역 MOSFET은 세 가지 동작 영역으로 구분된다. 차단 영역은 VGS가 문턱 전압보다 낮을 때 발생하며 전류가 흐르지 않는다. 트라이오드 영역은 VGD가 문턱 전압보다 클 때 나타나며 드레인 전류가 VDS에 따라 변한다. 포화 영역은 VGD가 문턱 전압보다 작을 때 발생하며 VDS가 증가해도 드레인 전류는 일정하게 유지된다. 본 실험에서 5.5V 이상의 VDS에서 포화 영역 특성을 확인했다. 2. NMOS와 PMOS의 특성 비교 NMOS는 게이트에 양의 전압을 인가하면 p형 기판이 n형으로 반전되어 채널이...2025.11.17
-
다단 증폭기 RC 결합기 실험2025.11.171. JFET (접합형 전계효과 트랜지스터) JFET는 3개의 단자를 가진 반도체로 PNP 및 NPN 트랜지스터와 달리 게이트, 드레인, 소스 단자로 구성된다. 교류 전압 이득, 입력 임피던스, 출력 임피던스 등의 특성을 가지며, 단일 트랜지스터 증폭기를 종속 연결하여 다단 증폭기를 구성할 수 있다. 2. 다단 증폭기 설계 및 특성 두 개의 JFET 트랜지스터를 RC 결합기로 연결하여 다단 증폭기를 구성한다. IDSS와 VP를 측정하여 직류 바이어스를 계산하고, 공통 소스 회로의 전압 이득을 구한다. 실험에서 VDD=+20V, RG...2025.11.17
-
전자회로실험 과탑 A+ 예비 보고서 (실험 21 차동 증폭기 심화 실험)2025.01.291. 차동 증폭기 이 실험에서는 능동 부하를 사용한 차동 증폭기(differential amplifier)를 구성하여, 전압 이득과 CMRR을 측정하고자 한다. 주요 동작 원리는 입력 트랜지스터(M1, M2)가 차동 입력 신호를 증폭하고, 전류 거울(M3, M4)이 정전류원을 구성하며, 부하 트랜지스터(M5, M6)가 능동 부하로 작동하여 높은 출력 저항과 전압 이득을 제공한다. 이 회로는 높은 선형성과 잡음 억제 특성으로 고성능 아날로그 설계에서 필수적인 역할을 한다. 2. 공통 모드 제거비(CMRR) 차동 증폭기의 공통 모드 제...2025.01.29
-
반도체 공정 기술 및 메모리 소자 종합 분석2025.11.181. 반도체 전공정(FEP) 기술 반도체 공정의 전공정은 트랜지스터, DRAM, 플래시 메모리 등 다양한 소자 제조에 필수적이다. 웨이퍼 기판, 표면 준비, 박막 형성, 플라즈마 식각 등의 기술이 포함되며, 무어의 법칙에 따른 소자 축소로 인해 새로운 재료와 공정 기술의 도입이 필요하다. 특히 고-k 유전체와 금속 게이트 도입, SOI 웨이퍼 활용, 응력 제어 등이 주요 기술 과제이다. 2. 플래시 메모리 기술 플래시 메모리는 비휘발성 메모리로 NAND형과 NOR형으로 구분된다. NAND형은 직렬 연결으로 고집적도와 빠른 쓰기/지우...2025.11.18
-
공통 소오스 증폭기의 특성 분석2025.01.021. MOSFET 소신호 등가회로 MOSFET의 소신호 등가회로는 트랜지스터의 내부 동작 특성을 전류원, 저항 등으로 모델화한 것입니다. 하이브리드 모델과 T모델이 대표적이며, 이를 통해 MOSFET의 트랜스컨덕턴스와 출력 저항 등의 특성을 분석할 수 있습니다. 2. 공통 소오스 증폭기의 특성 공통 소오스 증폭기는 MOSFET을 이용한 선형 증폭기 회로입니다. MOSFET이 포화 영역에서 동작할 때 입력 전압과 드레인 전류 사이에 제곱의 법칙이 성립하므로 비선형적인 특성을 보입니다. 이를 선형화하기 위해 DC 바이어스 전압과 소신호...2025.01.02
7 / 12
