총 73개
-
컴퓨터구조 CPU설계_Quartus 설계_20242025.01.161. 컴퓨터 명령어 컴퓨터 명령어는 각각 16진수 코드로 되어있는 마이크로 연산이다. 명령어를 Instruction Register (IR)에 넣어 해석을 진행해 필요한 장치에서 명령어를 실행한다. 메모리 참조 명령어는 주소가 필요하다. 첫째 자리의 0~E까지를 보고 메모리 참조 명령어임을 확인하고 뒤의 XXX에 주소를 넣는다. 레지스터를 건드리는 명령어는 정해져 있는 레지스터 명령어 16진수 값을 가져와서 처리한다. 2. 기본적인 제어장치의 구성 명령어가 IR에 들어가면 하위 12 bit( IR 0~11 )는 주소 bit로 할당된...2025.01.16
-
컴퓨터 내부에서 사용하는 명령어 사이클의 4가지 단계에 대해서 비교 설명하시오2025.01.251. 명령어 인출 (Fetch) 명령어 인출 단계는 프로그램 카운터(PC)에 저장된 주소를 사용하여 메모리에서 명령어를 가져오는 단계이다. 이 단계에서는 CPU가 명령어를 실행하기 위해 필요한 첫 번째 단계를 수행한다. 메모리에서 명령어를 가져와 CPU의 명령어 레지스터에 저장한다. 통계적으로, 현대 CPU는 매초 수십억 개의 명령어를 인출할 수 있다. 프로그램 카운터와 메모리 계층 구조가 명령어 인출 속도에 중요한 역할을 한다. 2. 명령어 해독 (Decode) 명령어 해독 단계는 인출된 명령어를 해석하여 어떤 작업을 수행해야 하...2025.01.25
-
디지털 회로 실험 및 설계 - 74LS47 Driver를 이용한 7-Segment 실험 22025.05.161. 디지털 회로 실험 및 설계 이 보고서는 디지털 회로 실험 및 설계 과정에서 수행한 74LS47 Driver를 이용한 7-Segment 구동 실험에 대한 내용을 다루고 있습니다. 실험에서는 Sink 방식과 Source 방식의 회로를 구성하고, 전압과 전류를 측정하여 이론값과 실험결과를 비교 분석하였습니다. 또한 74LS47 소자를 이용한 BCD to 7-Segment Decoder Driver 회로를 구현하여 그 효과를 설명하고 있습니다. 마지막으로 실험 결과와 이론 분석 간의 오차 발생 원인을 전류 측정의 어려움, 점퍼선의 저...2025.05.16
-
디지털회로실험: 인코더, 디코더와 코드변환기2025.11.151. 디코더(Decoder) 디코더는 인코더의 역기능으로 디지털 데이터를 아날로그 데이터로 변환하는 논리회로입니다. N비트 2진 입력코드를 M개의 출력선 중 단 하나와만 연관시킵니다. Active high와 active low 두 가지 동작 상태가 있으며, active high는 활성화 신호가 1, active low는 활성화 신호가 0입니다. 2X4 디코더와 BCD-to-10진 디코더가 있으며, 입력 신호에 따라 해당하는 출력선만 활성화됩니다. 2. BCD-to-10진 디코더 BCD-to-10진 디코더는 2N개의 입력 코드 중 특...2025.11.15
-
컴퓨터 명령어 사이클의 4가지 단계2025.11.171. 명령어 사이클(Instruction Cycle) 명령어 사이클은 CPU가 한 개의 명령어를 실행하는 데 필요한 전체 처리 과정이다. 이 사이클은 CPU가 프로그램 실행을 시작한 순간부터 전원을 끄거나 중단될 때까지 반복된다. 명령어 사이클은 인출 사이클(fetch cycle)과 실행 사이클(execution cycle)의 두 개의 부사이클로 나누어지며, 추가적으로 간접 사이클과 인터럽트 사이클이 포함되어 총 4개의 부사이클로 구성된다. 2. 인출 사이클(Fetch Cycle)과 디코딩(Decoding) 인출 사이클은 CPU가 ...2025.11.17
-
한양대 Verilog HDL 32025.05.041. Verilog HDL 이 프레젠테이션은 Verilog HDL의 Blocking과 Non-Blocking 구문에 대해 설명하고 있습니다. Blocking 구문은 순차적으로 실행되는 반면, Non-Blocking 구문은 동시에 실행됩니다. 이번 실험에서는 Non-Blocking 구문을 사용하여 60초 기준으로 1초마다 FPGA Starter Kit가 변하는 Verilog 코드를 설계하고 실행해보았습니다. 7-segment decoder, Multiple digit 7-segments, 60second clock 모듈을 구현하고 이...2025.05.04
-
디지털 회로 실험 및 설계 - Multiplexer, DeMultiplexer 실험, JK Flip Flop 순차회로 실험 22025.05.161. Multiplexer (MUX) 4-to-1 MUX를 구성하고, S1과 S0의 입력신호에 따른 출력 Y를 실험한 결과, 이론값대로 잘 나왔으며 전압 레벨도 High는 4.36V, Low는 0.16V로 잘 측정되었다. 이를 통해 여러 입력 데이터 중에서 하나를 선택하는 조합 논리회로인 MUX를 잘 활용한 실험 결과였다. 2. Demultiplexer (DEMUX) 1-to-4 DEMUX를 구성하고, S1과 S0, Y의 입력상태에 따라 출력 D0~D3를 실험한 결과, 이론값대로 잘 나왔으며 전압 레벨도 High는 4.45V, Lo...2025.05.16
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 12. Stopwatch 설계2025.04.291. 클럭 생성 회로 및 카운터 회로 테스트 Function generator를 이용하여 실습서와 동일하게 Frequency는 1 [Hz], Amplitude는 0 ~ 5 [V]의 square wave의 clock 신호를 만든다. 이후 Decoder와 7-segment 사이에 330 [Ω]의 저항을 달아 과전류를 방지하고, decoder의 출력 방식과 7-segment LED의 type 간의 매칭을 유의하며 점퍼선을 연결한다. 74HC192라는 BCD 카운터를 사용하였고, Count up mode로 동작시키기 위해 [그림 1]을 참...2025.04.29
-
이동통신, 네트워크 용어집2025.04.291. 통신 기술 용어 본 자료는 시분할(Time division), CDMA (code division multiple access), W-CDMA (wideband code division multiple access), TDMA (Time Division Multiple Access), FDMA (frequency division multiplexing), GSM (Global System for Mobile communication), IMT (International Mobile Telecommunication), Walsh...2025.04.29
-
인하대 VLSI 설계 5주차 Multiplexer2025.05.031. Multiplexer Multiplexer는 2개의 입력 신호 중 하나를 선택하여 출력으로 내보내는 게이트 회로입니다. 입력 신호의 개수에 따라 2:1 Mux, 4:1 Mux, 8:1 Mux 등으로 구분됩니다. 이번 실습에서는 2:1 Mux와 4:1 Mux의 레이아웃 작성, netlist 작성 및 시뮬레이션을 수행하였습니다. 2. 2:1 Multiplexer 2:1 Multiplexer는 2개의 입력 단자(IN1, IN2)와 1개의 출력 단자(OUT), 그리고 선택 신호(SEL)로 구성됩니다. SEL이 0이면 IN1이 출력되고...2025.05.03
5 / 8
