총 202개
-
Op Amp를 이용한 다양한 Amplifier 설계 결과보고서 중앙대학교 전자회로설계및실습2025.04.271. Op Amp 증폭기 설계 Op Amp는 고입력 저항, 저출력 저항, 높은 개방 이득이 특징이며 +입력단자와 -입력단자간 전압차를 증폭시키는 기능을 지닌 증폭기이다. 실험을 통해 Inverting/non-Inverting Amplifier 설계를 수행하고 입출력 전압을 측정하여 이득을 계산하고 이론값과 비교하였다. 또한 입출력 전압이 동일할 때의 주파수를 측정하고 왜곡되기 전 출력파형을 측정하였다. 2. Inverting Amplifier 동작 Inverting Amplifier를 구현하고 입력전압과 출력전압을 측정하였다. 설계...2025.04.27
-
전자회로실험 과탑 A+ 예비 보고서 (실험 7 이미터 팔로워)2025.01.291. 이미터 팔로워 회로 이미터 팔로워 회로는 베이스에 입력된 신호가 이미터로 전달되며, 출력 신호는 입력 신호와 같은 위상을 가지지만 전압 이득이 거의 1인 특징을 갖는 회로입니다. 이 회로는 주로 전류 이득을 높이기 위해 사용되며, 출력 임피던스를 낮추고 입력 임피던스를 높이는 데 유리합니다. 2. 전압 이득 이미터 팔로워 회로의 전압 이득은 1에 매우 가깝습니다. 이는 출력 전압이 입력 전압을 거의 그대로 따라간다는 뜻이며, 위상 반전이 발생하지 않습니다. 3. 입력 임피던스 입력 임피던스는 매우 크습니다. 입력 임피던스는 베...2025.01.29
-
CE 증폭기 설계 예비결과보고서2025.01.021. CE 증폭기 설계 이 실험의 목적은 CE 증폭기를 설계, 구성하고 시험하며, DC bias와 AC 증폭값을 계산하고 측정하는 것입니다. 실험 이론에서는 트랜지스터 선정, 사용 전압 및 전류 범위 설정, 증폭률 설정 등 CE 증폭기 설계를 위한 주요 고려사항들을 다루고 있습니다. 트랜지스터의 정격 전압, 전류, 증폭률 등을 고려하여 적절한 트랜지스터를 선정하고, 사용 전압 및 전류가 트랜지스터의 정격을 초과하지 않도록 설계해야 합니다. 또한 직류 전류 증폭률의 편차를 고려하여 최솟값을 기준으로 증폭률을 설정해야 합니다. 1. C...2025.01.02
-
[A+보고서]전자회로실험-연산증폭기(op amp)2025.01.171. 연산 증폭기 연산 증폭기(operation amplifier)는 처음에는 이름대로 증폭과 가산, 감산, 미분, 적분 등의 연산을 수행하기 위해 만들어져 아날로그 컴퓨터에 이용되던 소자이다. 연산 증폭기가 하는 일은 두 입력 V_in1, V_in2의 '차이'를 '증폭'시켜 출력으로 내보내는 것이다. 이를 식으로 나타내면 V_out=A_o(V_in1-V_in2)이다. 여기서 A_0는 전압이득, 즉 전압 증폭도이며 이 연산 증폭기가 몇 배로 증폭을 하는지 나타낸 값이다. 기본적인 연산증폭기에 출력 신호의 일부를 다시 입력으로 넣어주...2025.01.17
-
증폭기의 주파수 응답 특성2025.01.021. 공통 소스 증폭기의 주파수 응답 특성 공통 소스 증폭기의 입력-출력에 원하는 DC 전압 및 전압 이득이 나오게 하기 위해 DC 전류와 전류를 결정하여 회로를 구성했습니다. 입력 신호의 주파수를 변화시키면서 전압 이득의 변화를 측정하여 보드 선도를 그렸고, 이를 통해 3dB 대역폭을 구했습니다. 또한 이득 대역폭 곱을 계산하고, 이를 증가시키기 위한 방안으로 회로를 closed loop로 만드는 것을 제안했습니다. 2. 공통 소스 증폭기의 소신호 등가 모델 그림 [18-5]의 실험회로를 소신호 등가 모델을 사용하여 등가회로로 표...2025.01.02
-
실험 25. CE 증폭기와 주파수 응답 예비결과보고서2025.01.021. 보데 선도(Bode plot) 보데 선도는 가로축에 각주파수의 대수 log10를 취하고, 세로축에 이득와 위상차를 취하여 전압이득과 주파수의 관계를 그린 것입니다. 이를 통해 전압 증폭기의 주파수 응답 특성을 확인할 수 있습니다. 2. 저주파 증폭기 응답 저주파 영역에서는 DC 차단(AC 결합)과 바이패스 동작을 위해서 커패시터가 하위 차단(하위 3dB) 주파수에 영향을 미칩니다. 공통 이미터 증폭기 회로의 AC 등가회로를 통해 입력 커패시터, 바이패스 커패시터, 부하 커패시터 부분의 주파수 응답을 계산할 수 있습니다. 1. ...2025.01.02
-
실험 23_연산 증폭기 응용 회로 1 예비보고서2025.04.281. 비반전 증폭기 비반전 증폭기는 연산 증폭기의 전압 이득이 무한대라고 가정하면 가상 단락의 개념을 이용하여 입력 전압이 출력 전압과 같다는 것을 보여준다. 하지만 실제 연산 증폭기의 전압 이득이 무한대가 아닌 A_0의 값일 경우 전체 전압 이득은 식 (23.2)와 같이 표현할 수 있다. A_0가 크면 클수록 이상적인 값으로부터의 오차가 줄어든다. 2. 반전 증폭기 반전 증폭기는 연산 증폭기의 전압 이득이 A_0의 값일 경우 전체 전압 이득은 식 (23.2)와 같이 표현할 수 있다. 역시 A_0가 크면 클수록 이상적인 값으로부터의...2025.04.28
-
연산증폭기 예비보고서(고찰포함)A+2025.01.131. 연산증폭기 연산증폭기는 덧셈, 뺄셈, 곱셈, 나눗셈, 미분, 적분 등의 수학적 연산 기능을 수행할 수 있는 전압 이득이 매우 큰 증폭기입니다. 연산증폭기는 5개의 단자로 구성되어 있으며, 양의 전압과 음의 전압을 받아들여 출력값을 만들어냅니다. 연산증폭기는 두 입력 전압의 차이를 증폭하여 출력 전압을 생성합니다. 반전 증폭기와 비반전 증폭기는 연산증폭기의 대표적인 회로 구성 방식입니다. 2. 반전 증폭기 반전 증폭기는 연산증폭기의 두 입력 단자로 들어가는 전류가 0A이고, 두 입력 단자 사이의 전압차도 0V입니다. 따라서 저항...2025.01.13
-
전자공학실험 21장 차동 증폭기 심화 실험 A+ 결과보고서2025.01.151. 차동 증폭기 이 실험에서는 능동 부하를 사용한 차동 증폭기(differential amplifier)를 구성하여, 전압 이득과 CMRR을 측정하고자 한다. 실험 절차를 통해 차동 증폭기의 설계 및 동작 원리, 공통 모드 전압 이득, 차동 모드 전압 이득, 공통 모드 제거비(CMRR) 등을 확인하였다. 실험 결과 분석을 통해 MOSFET의 mismatch로 인한 영향, 공통 모드 제거비 향상 방안 등을 고찰하였다. 2. 능동 부하 트랜지스터를 이용한 능동 부하의 경우 저항 부하에 비해 공정에 대한 변화량이 적고, 정확한 저항을 ...2025.01.15
-
A+맞은_전기전자기초실험2_일반실험6_결과보고서_op-amp특성,Schmitt trigger,unitygain voltage follower2025.05.101. op Amp의 입출력 전달 특성(No Feedback) op Amp의 입출력 전달 특성(No Feedback)에 대해 설명하고 있습니다. Vin+가 Vin-보다 크면 출력전압 Vout이 VH(10V)값이 되고, Vin+가 Vin-보다 작으면 Vout이 VL(0V)값이 됩니다. 또한 Vin+와 Vin-의 전압차(Vd)가 0.1mV 이하가 되면 Vout이 VH와 VL 사이의 의미 있는 값을 갖게 됩니다. 2. Schmitt Trigger (Positive Feedback) Schmitt Trigger 회로에 대해 설명하고 있습니다...2025.05.10
5 / 21
