총 160개
-
디지털집적회로설계 실습 4주차 보고서2025.11.141. CMOS Inverter 설계 및 시뮬레이션 FULL-Static CMOS Inverter는 PMOS(M0)와 NMOS(M1) 트랜지스터로 구성된 기본 논리 게이트이다. 0.06마이크로미터 스케일로 설정하고 25도 온도에서 시뮬레이션을 수행했다. 입력신호는 3.3V 펄스로 초기값 0V, 최대값 3.3V, 펄스 폭 50ns, 주기 100ns의 파라미터를 가진다. 시뮬레이션 결과 Vin과 Vout의 펄스가 반전되어 출력되며, 최대 전압이 3.3V로 올바르게 작동함을 확인했다. 2. CMOS NAND Gate 설계 및 검증 NAND...2025.11.14
-
[부산대 이학전자실험] 7. 555 timer-12025.01.021. 555 타이머 555 타이머는 전압 분배기, Not 게이트, 비교기, RS 플립플롭, 방전 트랜지스터로 구성된 집적 회로입니다. 이를 통해 타이머, 펄스 생성, 발진기, 플립플롭 등의 기능을 수행할 수 있습니다. 555 모노스테이블 회로는 트리거 입력이 낮아지면 일정 시간 동안 출력이 높아지는 특성을 가지고 있습니다. Not 게이트는 입력 전압이 높으면 출력 전압이 낮아지고, 입력 전압이 낮으면 출력 전압이 높아지는 특성을 가지고 있습니다. 1. 555 타이머 555 타이머는 전자 회로 설계 분야에서 널리 사용되는 매우 유용한...2025.01.02
-
김영평생교육원 컴퓨터구조 과제2025.01.151. 트리거(Trigger) 트리거란 입력값이 결과에 반영되는 순간을 나타내는 것이며, 입력신호의 순간적인 변화를 말한다. 트리거는 크게 레벨 트리거와 에지 트리거로 나뉜다. 레벨 트리거는 입력값의 전압 레벨에 따라 동작을 트리거하는 방식이며, 에지 트리거는 입력값이 변하는 순간에만 동작하는 방식이다. 2. 플립플롭(Flip-Flop) 플립플롭은 전원이 공급되는 한 상태의 변화를 위한 신호가 발생할 때까지 현재의 상태를 유지하는 논리회로로, 플립플롭 1개 당 1bit의 이진 데이터를 저장할 수 있는 기억 장치이다. 레지스터를 구성하...2025.01.15
-
디지털공학개론 - 플립플롭, 비동기식 J-K 플립플롭, 멀티바이브레이터2025.04.281. 플립플롭 플립플롭은 클럭 입력을 하는 2진 기억소자로 클럭 입력이 있는 동기식 순서논리회로의 기본 소자이다. RS 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭 등 다양한 종류의 플립플롭이 있으며, 각각의 회로도, 진리표, 여기표를 작성하였다. 2. 비동기식 J-K 플립플롭 비동기식 J-K 플립플롭은 Preset과 Clear 입력이 존재하여 플립플롭을 원하는 상태로 초기화할 수 있다. 비동기식 플립플롭은 입력의 변화에 맞추어 출력을 변화시키는 특성을 가진다. 3. 멀티바이브레이터 멀티바이브레이터는 타이머, 플립플롭, 발...2025.04.28
-
디지털 논리실험 10주차 예비보고서2025.05.061. 비동기식 카운터와 동기식 카운터 비동기식 카운터는 첫 번째 D Flip-flop의 CP입력에만 CLK 펄스가 입력되고 앞쪽에 있는 D Flip-flop의 출력 값이 뒤쪽에 있는 D Flip-flop의 CLK으로 들어간다. 반면 동기식 카운터는 모든 J-K Flip-flop이 하나의 CLK으로 연결 되어 있다. 두 카운터는 모두 CLK을 줄 때 마다 숫자를 카운트 하는데 실험은 4-bit 카운터이므로 0부터 15까지 순차적으로 나타낸다. 반면 하나의 펄스가 입력되면 모든 J-K Flip-flop이 동시에 작동하는 동기식 카운터와...2025.05.06
-
한국기술교육대학교 전자회로실습 CH4. 다이오드 클리퍼 클램프 실험보고서2025.05.051. 클리퍼 회로 클리퍼 회로는 신호를 전송할 때 어떤 값 이상 또는 이하의 신호전압을 제거하는 회로이며, 리미터(limiter), 슬라이서(slicer)라고도 부른다. 정현파를 구현파로 전환하거나 입력신호의 일부 혹은 전부, 양(+) 또는 음(-)의 파형을 잘라 낸 파형을 보내는 정류작용도 한다. 2. 클램프 회로 클램프 회로는 입력파형의 모양은 변화시키지 않고 다른 직류레벨(DC level)에 고정시키는 회로이다. 회로의 시정수 τ=RC가 주기 T에 비하여 충분히 크면 리플전압이 작아져 한 주기동안 커패시터의 양단전압이 계속 유...2025.05.05
-
디지털회로실험: 시프트 레지스터, 링카운터, 존슨카운터2025.11.151. 시프트 레지스터(Shift Registers) 시프트 레지스터는 2진식 정보를 좌 또는 우로 이동시킬 수 있는 레지스터로, 한 플립플롭의 출력이 다음 플립플롭의 입력에 연속적으로 연결된 형태입니다. 모든 플립플롭은 동일한 클록펄스를 받아 다음 단계로의 시프트가 발생합니다. 직렬 입력-직렬 출력, 직렬 입력-병렬 출력, 병렬 입력-직렬 출력, 병렬 입력-병렬 출력으로 구분되며, 실험에서는 8-bit 직렬 입력-병렬 출력 시프트 레지스터(74LS164)를 사용하여 클록펄스의 상승 엣지마다 값이 시프트되는 동작을 확인했습니다. 2....2025.11.15
-
디지털 회로 실험 및 설계 - NE555 Timer 발진회로 응용 실험 12025.05.161. NE555 타이머 IC NE555는 타이머, 지연, 펄스 생성 및 발진 역할을 하는 IC칩입니다. 내부 회로는 전압 분배기, 임계값 비교기, 트리거 비교기, 플립플롭, 출력, 방전 회로로 구성되어 있습니다. NE555는 불안정 모드(발진기), 단안정 모드, 쌍안정 모드 등 다양한 모드로 동작할 수 있습니다. 2. NE555 불안정 모드(발진 회로) NE555의 불안정 모드는 전압이 R1, R2를 통해 커패시터 C로 들어오면서 C가 충전되고, 2핀(TRIG)과 6핀(THR)의 비교기 출력이 RS 플립플롭의 R, S에 들어가 출력...2025.05.16
-
디지털 회로 실험 및 설계 - Multiplexer, DeMultiplexer 실험, JK Flip Flop 순차회로 실험2025.05.161. 멀티플렉서 멀티플렉서(MUX)는 여러 입력 데이터 중에서 하나를 선택하는 조합 논리회로입니다. 선택 신호(S1, S2)에 따라 데이터 D0 ~ D3 중에서 하나가 출력 X에 나타납니다. 멀티플렉서가 올바르게 동작하려면 선택 신호와 함께 데이터를 AND 게이트에 입력해야 합니다. 2. 디멀티플렉서 디멀티플렉서(DEMUX)는 멀티플렉서와 반대로 여러 출력 단자 중에서 하나로 데이터를 내보내는 조합 논리회로입니다. 입력 데이터 Di은 선택 신호 S1, S2에 의해 선택된 단자로 출력됩니다. 3. 비동기 카운터 비동기 카운터는 클록 ...2025.05.16
-
디지털 회로 실험 및 설계 - NE555 Timer 발진회로 응용 실험 22025.05.161. NE555 Timer 발진회로 NE555 Timer 발진회로는 디지털회로 실험 및 설계에서 중요한 역할을 합니다. 이 실험에서는 NE555 Timer 발진회로의 동작 원리와 특성을 이해하고, 다양한 저항 값 조합에 따른 출력 주파수와 듀티비를 측정하였습니다. 실험 결과 분석을 통해 전류 측정의 불확실성, 점퍼선의 저항, 브래드 보드의 상태 등이 오차 발생의 주요 원인임을 확인하였습니다. 1. NE555 Timer 발진회로 NE555 Timer는 매우 유용한 IC로, 다양한 발진회로를 구현할 수 있습니다. 이 회로는 간단한 구조...2025.05.16
4 / 16
