총 45개
-
중앙대학교 아날로그및디지털회로 예비보고서52025.01.201. 슈미트 회로의 특성 슈미트 트리거 (=5 V)의 문턱 전압을 2.5 V로 설계하는 방법을 설명합니다. 문턱 전압 계산 공식을 이용하여 저항비를 1:1로 조정하면 원하는 문턱 전압을 얻을 수 있습니다. 실제 회로 설계 및 시뮬레이션 결과를 통해 2.42 V 부근에서 문턱 전압이 나타나는 것을 확인할 수 있습니다. 2. 슈미트 회로의 출력 주파수 계산 슈미트 회로의 출력 주파수 계산 공식을 도출합니다. 실습 이론에 나오는 식(8-3)과 식(8-5)를 연립하여 주파수 공식 f=1/2πRC를 도출할 수 있습니다. 3. 전압제어 발진기...2025.01.20
-
[예비보고서] 5.전압 제어 발진기 (VCO)2025.04.251. 슈미츠 회로의 특성 본 실습에서 IC로 UA741 Op amp를 이용한다. 목적은 전압제어 발진기(VCO: Voltage Controlled Oscillator)를 설계하고 전압을 이용한 발진 주파수의 제어를 확인하는 것이다. 이 때 적분기 회로에 인가되는 전압의 크기에 따라 출력 전압이 일정한 값에 도달하는 시간이 변하는 것을 이용하여 주파수를 제어한다. Large signal voltage gain 로 주어진 UA741의 반전 및 비반전 입력 단자를 virtual short로 간주할 수 있어 일반적인 적분기 회로의 구성에 ...2025.04.25
-
전압제어 발진기 회로 설계 및 실험 결과2025.01.041. 슈미트 회로 슈미트 회로는 히스테리시스 특성을 가진 비교기로, 입력 신호가 증가할 때와 감소할 때의 입출력 특성이 다르다. 입력 전압이 문턱 전압 사이에 있을 경우 출력 상태는 이전 상태에 따라 결정된다. 2. 적분기 회로 적분기 회로에서 출력 전압은 입력 전압과 시간에 따라 변화한다. 이를 이용하여 전압 제어 발진기를 구현할 수 있다. 3. 전압제어 발진기 회로 전압제어 발진기 회로는 슈미트 회로, 적분기, BJT 스위치로 구성된다. 적분기 출력이 슈미트 회로의 문턱 전압을 넘으면 BJT 스위치가 on/off되어 적분기 출력...2025.01.04
-
[반응현상실험]흡착 결과레포트2025.01.171. 흡착 등온선 유형 실험 결과에서 다양한 흡착 등온선 유형이 관찰되었습니다. 유형 I (Langmuir형)은 낮은 상대압력에서 흡착량이 급격히 증가한 후 평평해지는 특징을 보입니다. 유형 II는 S자형 등온선으로 다분자층 물리흡착을 나타냅니다. 유형 III은 기체 압력이 낮을 때 흡착량이 작지만 포화압력에 가까워지면서 급격히 증가하는 특징을 보입니다. 유형 IV와 V는 히스테리시스 곡선을 나타내며 기공 흡착/탈착과 관련이 있습니다. 유형 VI는 계단식 등온선 형태를 보이며 균질 표면 위에서 층-층 흡착이 일어납니다. 2. Lan...2025.01.17
-
A+맞은_전기전자기초실험2_일반실험7_결과보고서_op-amp,PSRR,slew-rate,적분기,미분기,relaxation oscillator2025.05.101. op amp의 입력전압 레벨 op amp가 정상적으로 동작하기 위해서는 내부 트랜지스터들이 모두 forward active region에 있어야 한다. 하지만 Vin-, Vin+의 전압이 너무 높으면 내부 트랜지스터들이 켜지지 않거나, saturation region으로 들어가 op amp의 정상 작동이 어려워진다. 실험 7-1은 입력 전압레벨이 전원전압(Vcc+=10V, Vcc-=0V)보다 높아지거나 낮아졌을 경우 op amp가 제대로 작동하지 않는 지점을 찾는 실험이다. 2. PSRR(Power Supply Rejectio...2025.05.10
-
직류기의 철손을 줄이고 효율을 높이기 위한 최근 방법2025.01.221. 고품질 규소강 사용 규소강은 자속의 변화에 따른 히스테리시스손과 와류손을 줄이는 데 효과적이다. 규소 함량을 조절하여 자속 변화에 따른 손실을 최소화할 수 있으며, 절연 처리가 된 규소강판을 여러 겹으로 성층함으로써 와류손을 줄일 수 있다. 2. FEM 등 해석 기법을 통한 설계 최적화 FEM(유한요소법) 등의 해석 기법을 사용하여 자기 회로의 최적화가 이루어진다. 이를 통해 자기적 손실이 최소화되는 자속 경로를 설계할 수 있으며, 결과적으로 철손을 줄일 수 있다. 3. 실시간 제어 기술 적용 직류기의 속도와 부하에 따라 전류...2025.01.22
-
전기전자공학실험-비교기 회로의 동작 및 발진기 회로2025.11.121. 비교기 회로(Comparator Circuit) 비교기 회로는 두 개의 입력전압을 비교하여 논리레벨을 출력하는 회로이다. 비반전(+)입력이 반전(-)입력보다 크면 고전압을 출력하고, 작으면 저전압을 출력한다. 비교기 IC는 빠른 스위칭 능력과 잡음 강인성을 가지고 있어 회로구성에 적합하다. 339 비교기 IC는 하나의 칩에 4개의 비교기 소자를 포함하며, 윈도우 검출기로도 사용될 수 있다. 윈도우 검출기는 입력전압이 특정 범위 내에 있는지를 검출하는 회로이다. 2. 윈-브리지 발진기(Wien-Bridge Oscillator) ...2025.11.12
-
아날로그 및 디지털회로 설계 실습 실습5_전압제어 발진기_결과보고서2025.01.211. 전압제어 발진기 전압제어 발진기란 입력 제어 전압의 크기에 따라 출력되는 신호의 주파수가 변하는 주파수 가변 신호 발생 회로를 말한다. 전압제어 발진기의 설계방법에는 여러 가지가 있지만 이번 전압제어 발진기 회로는 크게 3가지로 구성되는데 Op amp를 이용한 적분기, 스위치 역할을 하는 BJT, 비교기 역할을 하는 슈미트 회로로 구성된다. 이번 설계실습에서는 슈미트 회로와 적분기 회로를 이용한 전압제어 발진기 회로를 만들어보았다. 제어 전압 Vc값을 조절하면서 출력 주파수 값을 측정하였고 그 결과 Vc가 0.5V~2V인 구간...2025.01.21
-
중앙대학교 정류 회로 결과 보고서2025.01.291. 정류 회로 이번 정류회로 실험과 변압기 실험에서 오차가 발생한 원인은 다음과 같다. 첫째, 코일을 같은 횟수만큼 감아도 얼마나 빽빽하게 감았는지에 따라 오차가 발생했을 수 있다. 코일을 빽빽하게 감으면 권선 사이의 거리가 짧아져서 자속밀도가 커진다. 이로 인해 2차측 전압이 높게 출력될 수 있다. 반면에, 코일을 느슨하게 감으면 권선 사이의 거리가 증가하여 자속 밀도가 낮아진다. 이로 인해 2차측 전압이 낮게 출력될 수 있다. 둘째, 코어 손실로 인해 출력 전압이 이론 값보다 낮아질 수 있다. 이상적인 변압기의 경우 코어 손실...2025.01.29
-
비교기 예비보고서2025.04.271. 연산 증폭기의 기본 동작 원리 연산 증폭기는 고 이득 전압증폭기로, 두 개의 입력단자와 한 개의 출력단자를 가지고 있다. 연산 증폭기는 두 입력단자 전압 간의 차이를 증폭하는 차동증폭기로 구성되어 있다. 연산 증폭기를 사용하면 사칙연산이 가능한 회로를 구성할 수 있으므로 '연산 증폭기'라고 부른다. 또한 연산 증폭기를 사용하여 미분기 및 적분기를 구현할 수 있다. 연산 증폭기는 일반적으로 +Vcc 및 -Vcc의 두 개의 전원이 필요하지만, 단일 전원만을 요구하는 연산 증폭기도 상용화되어 있다. 2. 이상적인 연산 증폭기의 특성...2025.04.27
2 / 5
