총 275개
-
A+ 광통신 - 12. 민감도와 BER 사이의 관계2025.01.101. 감도 감도란 대상물의 작은 차이(농도, 신호 등)를 식별할 수 있는 능력이며, 민감도는 변동성을 감응하는 정도/능력을 의미합니다. 통신 시스템에서의 감도는 미약한 신호도 수신/검출할 수 있는 능력을 나타냅니다. 2. 수신 감도 광통신에서 수신기의 수광 소자의 특성이나 성능에 따라 수광 가능한 최소의 광입력 레벨을 의미합니다. 수신 감도는 비트 오류율(BER)에 기준해서 결정되며, 수신기 성능을 나타내는 중요한 척도입니다. 일반적으로 90Mb/s 광전송 시스템의 경우 수신 감도는 BER 10^-9에서 -40dBm 이하를 기준으로...2025.01.10
-
전기전자공학실험-전류원 및 전류 미러 회로2025.04.301. 전계효과 트랜지스터 (JFET) JFET는 전압을 증폭시키는 트랜지스터이며, 유니폴라 소자로 한 종류의 캐리어에 의해 전류가 형성된다. JFET는 BJT보다 온도적으로 더 안정되어 있어 트랜지스터의 손상 위험이 큰 직접회로에 많이 사용된다. JFET의 특성으로는 V_GS=0V, V_DS>0일 경우 n채널의 내부 전자들이 양의 전위인 드레인쪽으로 이동하여 소스방향으로 전류가 흐르며, V_GS<0V일 경우 소스쪽의 공핍영역이 커져 n채널의 전자흐름을 방해하게 된다. 2. 전류원 전류원은 부하의 조건에 상관없이 항상 일정한 전류를 ...2025.04.30
-
(컴퓨터의이해) 다음 문제에 대하여 주요 내용을 ①, ②, ③, ④ 번호를 붙여서 4가지 이상 설명하고2025.01.241. 슈퍼컴퓨터 슈퍼컴퓨터는 대용량의 과학 계산을 처리할 수 있는 컴퓨터로 일반적인 개인용 컴퓨터의 대략 5만 배 이상의 처리속도를 가지고 있으며 매우 고가의 장비이다. 슈퍼컴퓨터는 원자력 계산이나 우주 개발, 무기를 비롯한 국방 분야, 과학적인 연구와 일기예보 등에 사용된다. 슈퍼 컴퓨터의 성능은 초당 1000조희 연산을 한다는 '페타플롭스'라는 단위를 사용한다. 미국은 서밋 143.5 페타플롭스의 성능을 가진 슈퍼 컴퓨터를 보유하고 있으며, 최근 중국도 슈퍼 컴퓨터 개발에 노력을 기울이며 '텐허-3'라는 좋은 성능의 슈퍼컴퓨터를...2025.01.24
-
인하대 VLSI 설계 2주차 inverter2025.05.031. Inverter 회로의 개념 Inverter 회로는 입력이 0일 때 출력으로 1이 출력되고 입력이 1이면 출력으로 0을 출력하는 회로를 말한다. CMOS Inverter 회로는 VDD에 PMOS, GROUND에 NMOS가 연결되어 있으며, 입력 신호가 1일 때 PMOS는 OFF, NMOS는 ON이 되어 출력 단자 Y가 VDD와 차단되고 GND와 연결되어 0의 값을 출력하며, 입력 신호가 0일 때 PMOS는 ON, NMOS는 OFF가 되어 출력 단자 Y가 VDD와 연결되고 GND와 차단되어 1의 값을 출력한다. 2. Invert...2025.05.03
-
연세대 23-2 기초아날로그실험 A+7주차 예비보고서2025.01.131. 정류회로 설계 Transformer 동작 이해하기, Diode 동작 이해하기, Ripple 이해하기 2. Buck-Converter 설계 Switch 동작 이해하기, DC-DC converter 이해하기 3. PSPICE 및 빵판을 이용한 실험을 통한 이론 검증 PSPICE를 통해 Full Wave Rectifier와 Buck Converter 회로를 구현하고 실험을 통해 이론을 검증하였음 1. 정류회로 설계 정류회로 설계는 전력 전자 분야에서 매우 중요한 주제입니다. 정류회로는 교류 전압을 직류 전압으로 변환하는 역할을 하며...2025.01.13
-
중앙대 전자회로설계실습 결과9. 피드백증폭기(Feedback Amplifier) A+2025.01.271. Series-Shunt 피드백 증폭기 Series-Shunt 피드백 증폭기 회로를 구성하고 입력전압을 변화시키며 출력전압을 측정하였다. 입력저항과 부하저항을 변화시켜도 출력전압이 거의 유사하게 나타나는 것을 확인하였다. 이를 통해 피드백 증폭기의 동작이 입력임피던스나 부하 임피던스에 영향을 받지 않음을 알 수 있었다. 또한 전원전압 변화에도 입출력 이득이 일정하게 유지되는 것을 확인하였다. 2. Series-Series 피드백 증폭기 Series-Series 피드백 증폭기 회로를 구성하고 입력전압을 변화시키며 LED 전류를 측...2025.01.27
-
[A+] 건국대 전기전자기초실험1 9주차 예비보고서 및 결과보고서2025.01.151. 선형 레귤레이터 선형 레귤레이터는 출력전압을 일정하게 유지하는데 사용되는 소자로 가변저항으로 나타낼 수 있다. 선형 레귤레이터는 입력전압보다 낮은 DC 전압을 얻을 목적으로 저항을 회로 안에 넣어 전압을 저하시켜 원하는 전압을 얻는다. 출력전압이 일정해지도록 가변저항을 조절한다. 이때 저항 R에는 (입력전압 – 출력전압)의 전압이 걸려있으며 출력 전류가 흐르기 때문에 전력 손실이 열로 소비된다. 즉, 원하는 전압을 얻음으로써 전력을 소비하는 것이다. 선형 레귤레이터의 양단 전압이 클수록 더 많은 에너지가 소비되고 효율이 나빠진...2025.01.15
-
디지털시스템설계실습_HW_WEEK62025.05.091. 4-to-1 MUX 이번 실습에서는 4-to-1 MUX를 Verilog 코드로 구현하고 시뮬레이션을 통해 동작을 확인했습니다. if-else 문과 case 문을 사용하여 MUX를 구현했으며, 시뮬레이션 결과를 통해 입력 신호 s0, s1에 따라 출력 i0, i1, i2, i3가 정상적으로 동작하는 것을 확인할 수 있었습니다. 2. 4-bit 시프트 레지스터 4-bit 시프트 레지스터를 Verilog 코드로 구현하고 시뮬레이션을 통해 동작을 확인했습니다. non-blocking 할당을 사용하여 클록 신호에 맞춰 입력 sin 값이...2025.05.09
-
실험 17_능동 부하가 있는 공통 소오스 증폭기 결과보고서2025.04.281. 능동 부하가 있는 공통 소오스 증폭기 이 실험에서는 실험 16에서 수행한 '정전류원과 전류 거울을 이용한 능동 부하(active load)가 있는 공통 수오스 증폭기(common source amplifier) 회로'를 구성하고, 이를 바탕으로 공통 소오스 증폭기의 전압 이득을 구하고자 하였다. 능동 부하는 아날로그 증폭기에서 널리 사용되고 있으며, 간단한 공통 소오스 증폭기에 적용함으로써 특성을 정확하게 파악할 수 있다. 2. 전압 이득 측정 실험 절차 3번에서는 전압 이득이 최소 10V/V 이상 나오는지 보기 위해 입력에 ...2025.04.28
-
[A+]건국대 전기전자기초실험 10주차 예비 및 결과 레포트2025.01.151. 1차 저역 통과 필터 본 실험에서는 R,C로 이루어진 1차 저역 통과 필터를 구성하고 입출력 전압 특성 및 이득, 차단주파수에 대해 실험적으로 확인하고자 한다. 입력 전압의 주파수가 올라갈수록 출력 파형의 전압이 감소하므로 저주파 통과 필터임을 알 수 있다. 차단주파수는 출력이 최대출력의 70.7%일 때의 주파수로 정의한다. 즉, 차단주파수에서 29.3%만큼 출력이 감소된다. 저역통과 필터는 차단 주파수 이하의 주파수를 지닌 신호는 그대로 통과하여 출력되나 그 이상의 주파수에서는 크기가 감쇄되어 출력된다. 2. 1차 고역 통과...2025.01.15
17 / 28
