총 160개
-
연산 증폭기 실험 결과보고서2025.11.161. 연산 증폭기 (Operational Amplifier) 741 op amp를 사용하여 기본 회로를 구성하고 입력 전압에 따른 출력을 측정했다. -5V부터 5V까지의 입력에 대해 실제 입력값과 출력값을 기록하였으며, 저항값을 변경하여 실험을 반복했다. 입력과 출력의 관계를 그래프로 표현하고 증폭률(gain)을 계산하여 이론값과 비교 분석했다. 반전 입력에 입력을 가했을 때 측정 전압의 부호가 바뀌는 것을 확인했다. 2. 합산 증폭기 (Summing Amplifier) 741 op amp를 사용하여 두 개의 입력 회로를 구성했다....2025.11.16
-
전자회로설계실습 2차 예비보고서2025.05.101. OP Amp의 Offset Voltage 측정 OP Amp의 Offset Voltage를 측정하기 위해 Gain이 100 (V/V)와 1000 (V/V)인 Inverting Amplifier 회로를 설계하고, 두 입력단자를 접지하여 출력전압을 측정한다. 이를 통해 Offset Voltage를 계산할 수 있다. Offset Voltage를 최소화하기 위해 Offset-nulling 단자에 가변저항을 연결하여 조정할 수 있다. 2. OP Amp의 Slew Rate 측정 OP Amp의 Slew Rate를 측정하기 위해 Voltage...2025.05.10
-
(22년) 중앙대학교 전자전기공학부 전자회로설계실습 예비보고서 2. Op Amp의 특성측정 방법 및 Integrator 설계2025.04.301. Op Amp의 Offset Voltage 측정 OP Amp의 offset 전압을 측정하기 위해 두 개의 Inverting Amplifier 회로를 설계하고, 이 회로의 출력전압을 측정하여 offset 전압을 계산하는 방법을 설명하였습니다. 또한 offset 전압을 최소화하는 방법으로 offset-nulling 단자를 이용한 가변저항 조절과 출력단에 캐패시터 삽입 방법을 제시하였습니다. 2. Op Amp의 Slew Rate 측정 Op Amp의 slew rate를 측정하는 방법으로 full-power bandwidth를 이용하는 ...2025.04.30
-
Shift Registers 실험 결과보고서2025.11.161. Serial Input-Parallel Output (SIPO) Shift Register IC 7474를 사용하여 SIPO shift register 회로를 구성하고 동작을 관찰했다. 모든 플립플롭의 출력을 초기화한 후 스위치 제어를 통해 클록 신호 변화에 따른 출력 변화를 측정했다. CLK이 변할 때마다 입력된 D값이 L1에 나타나고 순차적으로 L2, L3, L4로 이동하는 시프팅 동작을 확인했다. 4비트의 순차적 입력 정보가 동시에 병렬로 출력되는 특성을 관찰하고 타이밍 다이어그램으로 표현했다. 2. Ring Counte...2025.11.16
-
스테핑모터ppt2025.01.151. 기본 모터의 작동 원리 전기를 이용하여 회전력을 발생시키는 동력 기계를 모터라고 한다. 모터에는 크게 직류 전기를 사용하는 DC 모터와 교류를 사용하는 AC 모터로 나뉘게 된다. 이 중에서 스텝 모터는 직류 전기를 사용하는 DC 모터이다. DC 모터의 기본 작동 원리는 플레밍의 왼손 법칙을 이용하게 된다. 2. 스텝 모터의 특징 스테핑 모터(Stepping motor)는 스텝 모터, 펄스 모터 등으로 불려지기도 하는 모터로서 이것을 직역하면 보진 전동기 또는 계동 전동기라고 할 수 있다. 스텝 모터는 AC 서보 모터, DC 서...2025.01.15
-
AD/DA 컨버터 응용전기회로 실험 결과보고서2025.11.141. A/D 및 D/A 변환기 A/D 변환기와 D/A 변환기의 원리와 동작을 이해하고 기본적인 A/D, D/A 변환기 회로를 학습한다. 이 실험에서는 NE555 타이머와 7490 카운터를 이용하여 D/A 변환기를 구성하고, 7490 카운터에서 나온 이산신호를 적절한 저항값으로 연결하여 D/A 변환기를 구현할 수 있음을 확인한다. 출력 전압은 계단함수 형태로 0V부터 시작하여 일정한 간격으로 상승하며, 10진 카운팅 후 다시 0V로 초기화된다. 2. 7490 카운터 및 JK 플립플롭 7490 IC는 내부에 4개의 JK 플립플롭으로 구...2025.11.14
-
슈미트 트리거 회로 특성 분석 및 정궤환 회로 실험2025.11.131. 슈미트 트리거 회로 연산증폭기를 사용한 정궤환 회로로 구성된 슈미트 트리거는 히스테리시스 특성을 가지는 비선형 회로이다. 입력 전압이 상한 임계값(V_TH)을 넘으면 출력이 +V_sat으로 스위칭하고, 하한 임계값(V_TL)을 넘으면 -V_sat으로 스위칭한다. 이러한 히스테리시스 특성으로 인해 노이즈가 포함된 입력 신호에서도 출력의 안정성을 보장할 수 있다. 저항값을 조절하여 히스테리시스 간격을 제어할 수 있으며, V_TH와 V_TL은 저항값에 비례한다. 2. 연산증폭기의 출력 스윙 범위 실제 OP-AMP 소자의 출력 스윙 ...2025.11.13
-
디지털 회로 실험 및 설계 - 74LS192를 이용한 Up-Down Counter 실험 12025.05.161. 7-segment 디스플레이 7-segment는 7개의 마디와 1개의 점으로 이루어진 표시장치이다. 마디와 점은 모두 LED이며, 7개의 마디를 선택적으로 온/오프하여 숫자나 영문자를 표시하고, 점으로는 소수점을 표시한다. 7-segment는 애노드 공통형과 캐소드 공통형이 있으며, 애노드 공통형이 주로 사용된다. 2. 7447 디코더 7447 디코더는 BCD 코드를 10진수로 바꾸어 7-segment에 표시해 준다. 출력 단자는 7-segment의 7개의 마디(a~g)와 연결하며, 출력 단자로 'low'를 출력하여 7-seg...2025.05.16
-
디지털회로실험 3주차 - 플립플롭 및 산술회로2025.11.151. JK 플립플롭 NAND 게이트를 이용하여 구성된 JK 플립플롭은 입력단자 J, K, 클록펄스 입력단자 CK, 출력단자 Q와 Q'로 이루어진다. 초기값 설정을 위해 J, K를 접지에 연결하고 CLR을 접지에 연결한 후 +5V에 연결해야 한다. 입력값에 따라 유지, 세트, 리셋, 토글 기능을 수행하며, 클록 신호에 동기화되어 동작한다. 2. D 플립플롭 D 플립플롭은 클록 신호가 0에서 1로 변할 때 D 입력값을 캡처한다. D=1이면 Q=1로 세트되고, D=0이면 Q=0으로 리셋된다. 3주차 실험 중 가장 간단한 실험으로, 단순한...2025.11.15
-
JK flip-flop 실험 결과 및 특성 분석2025.11.161. JK Flip-Flop의 기본 동작 원리 JK flip-flop은 J와 K 입력값에 따라 다양한 동작을 수행한다. J=0, K=0일 때는 이전 상태를 유지하고, J=0, K=1일 때는 0으로 리셋, J=1, K=0일 때는 1로 셋, J=1, K=1일 때는 토글(이전 상태와 반전)된다. 본 실험에서는 TTL IC 7402 NOR gate, TTL IC 7404 NOT gate, TTL IC 7410 3입력 AND gate를 사용하여 JK flip-flop을 구성하고 진리표를 완성시켰다. 2. Single Chip JK Flip-...2025.11.16
10 / 16
