총 259개
-
[전자공학응용실험]14주차_10차실험_실험28 아날로그-디지털 변환기_예비레포트_A+2025.01.291. 아날로그-디지털 변환기 이 실험에서는 아날로그 신호를 디지털 신호로 변환해주는 아날로그-디지털 변환기(analog-to-digital converter)의 기본 동작 원리 및 성능 파라미터를 이해하고, 실제 회로를 구성하여 이론적인 내용을 확인하고자 한다. 해상도, 동작 속도, 신호 대 잡음비, 비선형성 등의 개념을 이해하고, 회로를 구성하여 성능을 측정한다. 2. 아날로그-디지털 변환 과정에서 발생한 오차 아날로그 신호를 디지털로 변환 시 양자화 오차가 발생할 수밖에 없다. 이 양자화 오차 또는 양자화 잡음이 결국 출력 신호...2025.01.29
-
홍익대 디지털논리실험및설계 8주차 예비보고서 A+2025.05.161. Gated D Latch Latch는 Enable의 레벨(0 또는 1)에 따라 1비트의 정보를 보관하고 유지할 수 있는 회로이다. Gated D Latch는 Gated S-R Latch와 유사하게 구성되어있으며, S와 R에 동시에 1이 입력되면 invalid가 되는 부분을 보완하기 위하여 입력을 D 하나만 받는다. D의 입력값을 그대로 Q로 출력한다. 2. D Flip-flop Flip-flop은 CLK의 움직임에 따라 1비트의 정보를 보관하고 유지할 수 있는 회로이다. CLK가 Active HIGH이면 0->1인 순간에 D값...2025.05.16
-
중앙대 전기회로설계실습 결과보고서42025.01.171. Thevenin 등가회로 Thevenin 등가회로를 설계, 제작, 측정하여 원본 회로 및 이론값과 비교하였다. Thevenin 등가회로는 보다 적은 장비들로 같은 효과를 내는 회로를 구현할 수 있기 때문에 중요하다. 실험을 통해 Thevenin의 정리를 이해하고자 하였다. 원본 회로와 Thevenin 등가회로에서 측정한 전압과 전류 값을 비교하여 오차율이 비교적 작은 것을 확인하였다. 오차의 원인으로는 실제 사용된 저항 값을 반영하지 않은 점, 측정값 반올림 과정에서의 오차 등을 들 수 있다. 1. Thevenin 등가회로 T...2025.01.17
-
Thevenin 등가회로 설계 결과보고서 (보고서 점수 만점/A+)2025.04.251. Thevenin 등가회로 복잡한 회로도를 간단하게 만들어 주는 Thevenin 등가회로를 이해하고 설계하였다. 실험의 전반적인 내용은 ① Thevenin 등가회로 이론으로 이상적인 상황에서 계산하여 구한 ��에서의 전압, 전류 값을 구한다. ② 이론과 똑같은 회로를 실제로 설계하여 DMM으로 ��의 전압, 전류를 구한다. ③ 설계한 회로에서 ��ℎ, ��ℎ를 구하여 Thevenin 등가회로를 설계한 후 이 회로에서의 ��에서의 전압, 전류의 값을 구한다. 이렇게 구한 ①,②,③의 값들을 각각 비교한다. 실험 결과 오차율 모두 ...2025.04.25
-
전자회로설계실습 2번 예비보고서2025.01.201. Op Amp의 특성 측정 Op Amp의 offset 전압과 slew rate를 측정하는 회로, 적분기를 설계, 구현, 측정, 평가한다. 이상적인 Op Amp를 가정할 경우 출력전압은 0V가 되지만 실제 Op Amp의 경우에는 Op Amp 내부에 Offset voltage가 존재하므로 출력전압이 0V가 아니다. Offset voltage를 측정하기 위해 이상적인 Op Amp를 사용하여 Inverting Amplifier를 설계하고, 두 입력 단자를 접지하여 출력전압을 측정하여 offset voltage를 구한다. Slew rat...2025.01.20
-
중앙대 전기회로설계실습 3차 예비보고서2025.04.271. 분압기(Voltage Divider) 설계 이 보고서는 부하 효과를 고려한 분압기(Voltage Divider) 설계 및 제작 과정을 다루고 있습니다. 설계 목표는 12V DC 전원을 사용하여 정격 전압 3V, 정격 전류 3mA인 IC 칩에 전력을 공급하는 것입니다. 보고서에서는 부하 효과를 고려하지 않은 잘못된 설계와 부하 효과를 고려한 현실적인 설계를 비교하고 있습니다. 현실적인 설계에서는 분압기 전류를 총 전류의 10% 정도로 설정하고, 추가 저항을 사용하여 출력 전압을 3V로 맞추는 과정을 설명하고 있습니다. 1. 분압...2025.04.27
-
디지털 논리실험 8주차 예비보고서2025.05.061. Gated D Latch Gated D Latch는 D와 EN을 입력 값으로 가지며, Q와 Q'를 출력 값으로 가진다. S-R Latch와 유사하지만 EN이라는 가드를 통해 S와 R의 값이 1,1이 되는 경우를 막는다는 점에서 차이가 있다. EN의 입력 값이 LOW일 때는 D 값과 상관없이 출력 값이 변하지 않으며, EN의 입력 값이 HIGH일 때는 D 값을 Q의 값으로 전달한다. 2. D Flip-flop D Flip-flop은 D Latch와 같이 D의 값을 Q의 값으로 전달해주지만, Latch와 달리 Flip-flop은 ...2025.05.06
-
전기회로실험 A+ 6주차 결과보고서(전압분할 회로)2025.05.071. 무부하 고정저항 전압 분할기 무부하 고정저항 전압 분할기의 각 저항기에 걸리는 전압을 계산하기 위한 일반 규칙을 세우고, 그 규칙을 증명하였다. 가변저항 전압 분할기 각 단자의 접지에 대한 전압을 계산하고, 그 결과를 실험적으로 입증하였다. 2. 부하를 갖는 전압분할 회로 전압분할 회로에서 부하가 전압 관계에 미치는 영향을 알아보고 실험적으로 입증하였다. 부하저항의 변화가 부하전류와 분로전류에 미치는 영향을 설명하였다. 3. 전압분할 및 전류분할 회로 설계 지정된 전압, 전류 조건을 만족하는 전압 분할기와 전류 분할기를 설계하...2025.05.07
-
전기회로설계실습 결과보고서92025.05.151. 저역통과필터(LPF) 실험을 통해 설계한 LPF의 출력 전압과 저항 전압의 파형을 측정하고 입력과 출력 전압의 XY mode를 관찰하였다. 입력 정현파의 주파수를 100kHz까지 변화시키면서 LPF의 출력전압의 최대값을 측정하고 주파수에 따른 출력전압의 크기 그래프를 그렸다. 주파수가 작은 영역대에서는 비교적 정확한 결과가 측정되었지만 50kHz 이상의 범위에서 30% 정도의 오차가 발생하였다. 오차의 원인으로는 실험에 사용한 캐패시터의 실제 용량과 표기값의 차이, 측정 장비의 정밀성 문제, 계산 과정에서의 오차 등이 있었다....2025.05.15
-
전자회로실험 과탑 A+ 결과 보고서 (실험 24 연산 증폭기 응용 회로 2)2025.01.291. 적분기 회로 적분기 회로는 입력 저항 R과 피드백 커패시터 C로 이루어진 간단한 구성으로, 입력 신호에 의해 전류가 흐르고 이 전류가 커패시터에 전하를 축적하면서 출력 전압이 변화하는 원리로 동작합니다. 입력 신호가 일정하면 출력은 선형적으로 증가하거나 감소하며, 저주파 신호에 민감하고 고주파 신호는 감쇠됩니다. 적분기 회로는 속도에서 위치를 계산하는 신호 처리, 삼각파/사인파 생성기, 저주파 필터 및 데이터 누적 계산 등에 응용됩니다. 2. 미분기 회로 미분기 회로는 입력 단자에 커패시터 C와 피드백 경로에 저항 R을 사용하...2025.01.29
1 / 26
