총 115개
-
전자회로실험 과탑 A+ 예비 보고서 (실험 8 공통 베이스 증폭기)2025.01.291. 공통 베이스 증폭기 공통 베이스 증폭기는 베이스를 공통 단자로 사용하는 트랜지스터 증폭기 회로로, 주로 고주파 증폭기로 사용된다. 이 회로에서 입력 신호는 이미터에 인가되며, 출력 신호는 컬렉터에서 얻어진다. 베이스는 고정된 전압을 유지하며 입력과 출력 사이에서 공통 노드로 동작한다. 공통 베이스 회로는 전압 증폭에는 유리하며, 입력 신호에 비해 출력 신호가 크게 증폭된다. 또한 입력 임피던스가 매우 낮고 출력 임피던스가 비교적 높다. 2. 공통 베이스 증폭기의 특성 공통 베이스 증폭기의 특성은 다음과 같다: 1) 전류 이득은...2025.01.29
-
소오스 팔로워 실험 결과 보고서2025.01.021. 소오스 팔로워 증폭기 소오스 팔로워 증폭기는 전압 이득이 1에 가까운 버퍼 증폭기로 사용됩니다. 이는 입력 임피던스에 비해 매우 낮은 출력 임피던스를 가지고 있어, 신호 전달 시 손실이 거의 발생하지 않아 버퍼 이득이 크다는 장점이 있습니다. 또한 소자의 개수를 줄일 수 있어 비용 절감 효과도 있습니다. 이러한 장점들로 인해 소오스 팔로워가 전압 증폭기로 사용됩니다. 1. 소오스 팔로워 증폭기 소오스 팔로워 증폭기는 전자 회로에서 매우 중요한 역할을 합니다. 이 회로는 입력 신호를 증폭하고 부하에 대한 영향을 최소화하여 출력 ...2025.01.02
-
전자공학실험 5장 BJT 바이어스 회로 A+ 예비보고서2025.01.131. BJT 바이어스 회로 BJT를 증폭기로 동작시키기 위해서는 적절한 DC 바이어스가 인가되어야 하며, 이때의 DC 바이어스를 동작점 또는 Q점이라고 부른다. DC 바이어스는 증폭기의 전압 이득과 스윙을 결정하는 중요한 역할을 한다. 이 실험에서는 BJT를 이용한 증폭기의 DC 동작점을 잡아주기 위한 바이어스 회로에 대해 알아보고, 실험을 통하여 동작을 확인하고자 한다. 2. 전압분배 바이어스 회로 일반적으로 증폭기의 동작점을 잡아주기 위해서는 바이어스 회로가 필요하다. 가장 기본적인 전압분배 바이어스 회로는 저항 RB1 또는 R...2025.01.13
-
서강대학교 22년도 전자회로실험 9주차 결과레포트2025.01.131. MOSFET 특성 및 바이어스 회로 MOSFET은 p-type substrate 위에 n+의 source, drain단자를 구성하고, 채널과 oxide로 분리되어있는 Gate를 이용해 channel에 전류가 흐르는 것을 조절하는 3 terminal device이다. NMOS의 ID – VDC 특성에서 VG가 threshold voltage Vth보다 크다면, n-channel이 형성되어 드레인과 소스 사이에 전류가 흐를 수 있다. 이때 VDS에 따라 MOS의 동작 영역이 triode region과 saturation regio...2025.01.13
-
전자공학실험 10장 MOSFET 바이어스 회로 A+ 결과보고서2025.01.151. MOSFET 바이어스 회로 MOSFET을 증폭기로 동작시키기 위해서는 적절한 DC 바이어스가 인가되어야 하며, 이 때의 DC 바이어스를 동작점 또는 Q점이라고 부른다. DC바이어스는 증폭기의 전압 이득과 스윙을 결정하는 중요한 역할을 한다. 이 실험에서는 MOSFET을 이용한 증폭기의 DC 동작점을 잡아주기 위한 바이어스 회로에 대해서 공부하고, 실험을 통하여 확인하고자 한다. 2. 게이트 바이어스 회로 실험회로 1에서 VGG값이 4V, RD는 4kΩ으로 두고, 드레인 전압이 8V, 드레인 전류가 1mA가 되도록 RS, R1,...2025.01.15
-
실험 25. CE 증폭기와 주파수 응답 예비결과보고서2025.01.021. 보데 선도(Bode plot) 보데 선도는 가로축에 각주파수의 대수 log10를 취하고, 세로축에 이득와 위상차를 취하여 전압이득과 주파수의 관계를 그린 것입니다. 이를 통해 전압 증폭기의 주파수 응답 특성을 확인할 수 있습니다. 2. 저주파 증폭기 응답 저주파 영역에서는 DC 차단(AC 결합)과 바이패스 동작을 위해서 커패시터가 하위 차단(하위 3dB) 주파수에 영향을 미칩니다. 공통 이미터 증폭기 회로의 AC 등가회로를 통해 입력 커패시터, 바이패스 커패시터, 부하 커패시터 부분의 주파수 응답을 계산할 수 있습니다. 1. ...2025.01.02
-
다단 증폭기 실험 보고서2025.01.021. 2단 증폭기 실험회로 1에서 R1, R2, R3, R4, R5, R6을 고정하고 회로를 구성한 후, 공통 소스 증폭기 2 출력의 DC 값이 6V가 되도록 하는 값을 결정했습니다. 이 경우 M1의 각 단자들의 전압(VDS, VGS, VBS) 및 전류(ID, IG, IS)를 구하고, MOSFET이 포화 영역에서 동작하는지 확인했습니다. 포화 영역에서 회로가 동작하는 경우 M1의 트랜스 컨덕턴스 값, 출력 저항 Rout을 구하여 소신호 등가회로를 그리고, 실험회로 1의 이론적인 전압 이득을 계산했습니다. 입력에 10kHz의 0.01...2025.01.02
-
전자회로설계실습 11차 예비보고서2025.05.101. Push-Pull Amplifier Push-Pull 증폭기의 동작을 이해하고 Dead zone과 Crossover distortion 현상을 파악하며 이를 제거하는 방법에 대해서 실험하였습니다. 회로 시뮬레이션을 통해 Dead zone이 발생하는 이유와 이로 인한 Crossover distortion 현상을 확인하였습니다. 또한 OP amp를 이용한 negative feedback 회로를 구성하여 Dead zone을 제거하고 Crossover distortion을 개선할 수 있음을 확인하였습니다. 마지막으로 Push-Pull...2025.05.10
-
전자공학실험 9장 MOSFET 회로 A+ 결과보고서2025.01.151. MOSFET 동작 원리 MOSFET은 전계 효과(field effect)를 이용하여 전류가 흐르는 소자이며, 전하를 공급하는 소스 단자, 전하를 받아들이는 드레인 단자, 전류의 양을 조절하는 게이트 단자, 기판의 역할을 하는 바디 단자로 구성되어 있다. 게이트 전압을 바꾸면 드레인에서 소스로 흐르는 전류가 바뀌면서 증폭기로 동작할 수 있다. 2. NMOS 전류-전압 특성 NMOS의 경우 VGS-Vth>0일 때부터 차단 영역을 벗어나 전류 ID가 흐르기 시작한다. VDS가 증가함에 따라 전류 ID는 linear하게 증가하다가 포...2025.01.15
-
실험 18_증폭기의 주파수 응답 특성 결과보고서2025.04.281. 증폭기의 주파수 응답 특성 이 실험에서는 공통 소스 증폭기의 주파수 응답 특성을 실험하여 대역폭의 개념을 이해하고, 이득과 대역폭 사이의 관계를 파악하였습니다. 트랜지스터 내부의 기생 커패시턴스로 인해 주파수에 따라 전압 이득 및 위상이 변하며, 대역폭은 증폭기의 전압 이득이 유지되는 주파수 범위를 나타냅니다. 실험을 통해 이득 대역폭의 곱이 일정한 관계가 성립함을 확인하였습니다. 2. 공통 소스 증폭기 설계 실험에서는 [실험 16]과 [실험 17]에서 구현한 공통 소스 증폭기 회로를 사용하였습니다. DC 전압 및 전압 이득이...2025.04.28
5 / 12
