총 64개
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 9. 4-bit Adder 회로 설계2025.04.291. 조합논리회로 설계 이 보고서는 조합논리회로의 설계 방법을 이해하고, 조합논리회로의 한 예로 가산기 회로를 설계하는 것을 목적으로 합니다. 전가산기의 진리표를 작성하고, Karnaugh 맵을 이용하여 간소화된 불리언 식을 구합니다. 이를 바탕으로 2-level 회로와 XOR 게이트를 이용한 다단계 조합 논리 회로를 설계합니다. 마지막으로 2비트 가산기 회로를 설계합니다. 2. 전가산기 설계 전가산기의 진리표를 작성하고, Karnaugh 맵을 이용하여 Sum of Product 또는 Product of Sum 형태의 간소화된 불리...2025.04.29
-
디지털 IC의 기본 특성과 기억소자를 갖는 조합논리회로 및 기본 플립플롭 회로2025.04.271. 디지털 IC의 기본 특성 디지털 집적 회로는 아날로그 회로와는 반대되는 개념으로서 일반적으로 불 대수로 표현되는 회로를 가리킨다. 디지털 회로는 일반적으로 정답조합회로와 논리 회로를 조합하여 만들어지며 컴퓨터 같은 장치에 주로 사용된다. 디지털 회로는 2개의 불연속적인 전압 범위를 정보 표현의 방법으로 이용하는 전자회로를 뜻하며 논리 회로를 구현하는 한가지 방법이다. 디지털 서킷에는 양자화 오류, 에너지 소비 증가 등의 단점이 존재한다. 2. 기억소자를 갖는 조합논리회로 조합논리회로란 메모리를 갖지 않는 회로로 출력값이 그 시...2025.04.27
-
디지털 논리실험 9주차 예비보고서2025.05.061. 8-bit Serial-in Parallel-out Shift Register 74164 8-bit Serial-in Parallel-out Shift Register 74164의 datasheet를 확인하면, 이 장치의 역할과 입력 값 A와 B의 구분에 대해 설명할 수 있습니다. A와 B의 입력 값은 AND 게이트를 거치므로, B에 0을 넣으면 A의 입력 값과 관계없이 시프트 레지스터에 0이 입력되고, B에 1을 넣으면 A의 입력 값이 시프트 레지스터의 입력 값이 됩니다. 또한 datasheet에서 MR 핀이 active l...2025.05.06
-
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 신호발생기2025.05.101. Wien bridge RC 발진기 Wien bridge RC 발진기를 이용하여 신호 발생기를 설계, 제작, 측정하고 그 동작을 확인하는 실습을 수행했습니다. 실습에서는 Wien bridge 회로의 관계식을 도출하고, 1.63 kHz에서 발진하는 회로를 설계했습니다. 또한 발진 조건을 만족하는 저항값을 찾고, 시뮬레이션을 통해 출력 파형과 FFT 분석을 수행했습니다. 마지막으로 다이오드를 사용하여 Wien bridge 발진기를 안정화하는 회로를 설계하고, 다이오드의 역할에 대해 설명했습니다. 1. Wien bridge RC 발진...2025.05.10
-
중앙대학교 아날로그및디지털회로설계실습 신호 발생기2025.05.101. Wien bridge 신호발생기 설계 및 제작 이번 실험에서는 일정한 주파수와 위상, 크기를 가진 주기 함수를 발생시키는 신호 발생기를 설계하였다. Op amp에 인가되는 저항의 크기로 원하는 주파수와 gain을 설정하고, 다이오드를 연결하여 왜곡이 덜 발생하는 회로를 구성하였다. 첫 번째 실험으로 다이오드를 추가하지 않은 신호발생기에서는 발진 주파수가 1.667kHz가 나왔고, 두 번째 실험으로는 다이오드를 추가한 안정된 신호발생기는 발진주파수가 1.613 kHz가 나왔다. 첫 번째, 두 번째 실험의 출력파형을 비교해보고, ...2025.05.10
-
홍익대 디지털논리실험및설계 7주차 예비보고서 A+2025.05.161. S-R Latch와 S'-R' Latch Latch는 1비트의 문자를 보관하고 유지할 수 있는 회로이다. S-R Latch는 NOR 게이트를 이용해 결선되고 S'-R' Latch는 NAND 게이트를 이용해 결선되므로 SR NOR Latch, SR NAND Latch 라고도 불린다. Set이 활성화되면 Q가 1, Q'가 0이 되고 Reset이 활성화되면 Q'가 1, Q가 0이 된다. 2. Pulse detector와 CLK Pulse detector는 Pulse의 변화를 감지하는 회로이다. 두 개의 동일한 입력 중 하나에만 인버...2025.05.16
-
중앙대학교 아날로그 및 디지털 회로 설계 실습 11차 예비보고서2025.01.041. 비동기식 4진 카운터 비동기식 4진 카운터에 1MHz의 구형파를 인가했을 때, Q1 신호의 주파수는 0.5MHz, Q2 신호의 주파수는 0.25MHz로 나타났습니다. 이를 통해 Q1은 2분주 회로, Q2는 4분주 회로로 사용할 수 있음을 확인했습니다. 2. 8진 비동기 카운터 설계 74HC73 칩 3개를 연결하여 8진 비동기 카운터를 설계했습니다. 버튼 입력에 따라 (Q3, Q2, Q1)의 상태가 000 -> 001 -> ... -> 111로 반복되는 것을 확인했습니다. 3. 10진 비동기 카운터 설계 16진 비동기 카운터와 ...2025.01.04
-
아날로그 및 디지털 회로 설계 실습 결과보고서4 신호발생기2025.05.151. Wien bridge oscillator 이번 실험에서는 Wien bridge oscillator를 구현하고 op amp의 gain 값을 변화시켜가며 출력파형과 frequency를 확인하였다. 발진주파수와 그때의 파형을 확인하였고, 추가적으로 저항과 다이오드를 병렬 연결하여 파형의 안정화를 확인하였다. 실험 결과 대체로 계획서에서 목표한 바와 가까운 값이 도출되었으나, 출력전압의 최댓값과 frequency 값이 약 10% 정도 낮게 나왔다. 이는 op amp 내부 저항 등의 문제로 인해 이론상 15V보다 낮은 13~14V가 출...2025.05.15
-
7-segment LED와 Decoder 회로 설계2025.01.091. 7-segment LED 7-segment LED는 숫자를 표시하는 7개의 LED와 소수점을 나타내는 1개의 LED로 구성되어 있으며, common cathode type과 common anode type이 있다. common cathode type에서는 공통단자에 High voltage를 연결하여 선택적으로 LED를 점등하고, common anode type에서는 공통단자에 High voltage를 연결하고 점등하고자 하는 segment에만 Low voltage를 연결하여 선택적으로 LED를 점등한다. 2. Decoder 디...2025.01.09
-
홍익대학교 디지털논리실험및설계 4주차 예비보고서 A+2025.05.041. 멀티플렉서와 부호기(encoder)의 차이 부호기는 사람이 이해할 수 있는 형태의 비트 조합들을 입력으로 주고 그것을 어떤 특정 비트 조합들과 각각 mapping 시켜서 부호화하는 것이고, 멀티플렉서는 데이터 선택기라고도 불리는데 여러 디지털 입력 데이터 중에서 어떤 데이터를 출력할 것인지 데이터 선택 입력의 조합을 통해서 선택할 수 있습니다. 2. IC 동작을 위한 Vcc와 GND 연결 및 Active LOW/HIGH 확인 각각의 IC를 동작하게 하기 위해서 Vcc와 GND를 몇 번 pin에 연결해야 하는지 확인해야 하고, ...2025.05.04
1 / 7
