총 13개
-
[전자회로응용] Two stage CS amplifier circuit 결과레포트 (만점)2025.01.281. Two stage CS amplifier circuit 이 실험에서는 Two stage CS amplifier circuit을 구현하고 이론적으로 계산한 전압이득과 시뮬레이션 및 측정값을 비교하는 것이 목표입니다. 1단 CS 증폭기의 전압이득은 -gm*RL/(1+gm*RL)이고, 2단 CS 증폭기의 전압이득은 -gm*RL/(1+gm*RL)입니다. 따라서 전체 전압이득은 1단과 2단의 전압이득을 곱한 값이 됩니다. Multisim과 MyDAQ을 사용하여 회로를 구성하고 Oscilloscope로 입출력 파형을 확인하여 이론값과 비...2025.01.28
-
전자회로설계 및 실습7_설계 실습7. Common Emitter Amplifier의 주파수 특성_예비보고서2025.01.221. Common Emitter Amplifier의 주파수 특성 이전 실험에서 설계한 emitter 저항을 이용한 Common Emitter Amplifier의 주파수 특성 및 커패시터들의 영향을 측정하고 평가합니다. PSPICE 시뮬레이션을 통해 출력파형, 전압, 전류, 이득 등을 분석하고 주파수 특성 그래프를 작성합니다. RE와 커패시터 변경에 따른 주파수 특성 변화도 확인합니다. 2. RE 변화에 따른 주파수 특성 RE를 ±10% 변경했을 때 overall voltage gain의 최대값, 3dB bandwidth, unity...2025.01.22
-
[전자회로응용] Characteristics of Enhancement MOSFET 결과레포트 (만점)2025.01.281. MOSFET의 I-V curve MOSFET의 I-V curve에서 triode 영역과 saturation 영역을 수식으로 정의하고 물리적 의미를 분석하였습니다. triode 영역에서는 드레인 전류가 선형적으로 증가하며, saturation 영역에서는 드레인 전류가 일정한 값을 유지합니다. 이는 MOSFET의 동작 원리와 관련이 있습니다. 2. 2N7000 소자의 I-V 특성 DC sweep을 이용하여 2N7000 소자의 I-V 특성을 확인하였습니다. 이를 통해 MOSFET의 동작 영역과 특성을 이해할 수 있었습니다. 3. 2...2025.01.28
-
MOSFET 바이어싱 및 공통소스 증폭기 실험2025.11.161. MOSFET 바이어싱 MOSFET을 증폭기로 동작시키기 위해 적절한 DC 바이어스를 인가하여 동작점을 결정한다. 동작점은 증폭기의 전압 이득과 스윙을 결정하는 중요한 역할을 한다. 실험에서는 2N7000 MOSFET의 파라미터(gm, kn, Vth)를 추정하고, 다양한 Vdd 조건에서 드레인 전류 iD를 측정하여 바이어싱 특성을 분석한다. 2. 소신호 모델 소신호가 충분히 작아 vgs와 iD의 관계가 선형적일 때, 이들의 관계는 접선의 기울기 gm으로 나타낼 수 있다. 채널 변조 효과를 포함한 NMOSFET의 소신호 모델을 사...2025.11.16
-
MOSFET CS Amplifier 실험 보고서2025.11.181. MOSFET CS Amplifier 회로 MOSFET을 이용한 Common Source 증폭기는 Saturation mode에서 동작하며, 드레인 전류가 게이트 전압에 의해 제어된다. CS Amplifier의 AC 등가회로에서 출력 전압은 v_o = -g_m v_gs(r_o||R_D)로 표현되며, 전압이득은 A_V = -g_m(r_o||R_D)(R_i/(R_i+R_Si))이다. 주파수가 증가할수록 커패시터의 임피던스가 감소하여 전압이득이 이론값에 가까워진다. 2. MOSFET 바이어스 및 동작 원리 MOSFET은 드레인 전류가...2025.11.18
-
홍익대학교 전자회로(2) H-SPICE 시뮬레이션 보고서2025.04.261. CS Amp 설계 CS Amp 설계 시 전압이득 20 정도를 얻기 위해 M2 NMOS TR의 W/L 크기와 Vb 바이어스 전압을 조절하였다. M2가 Current Source로 동작할 수 있도록 VDS에 따른 전류 변화가 작은 조건을 찾았으며, 전압이득을 높이기 위해 M1 PMOS TR의 W 크기를 조절하였다. 최종적으로 M2의 W/L을 0.6um, Vb를 0.62V로 설정하고 M1의 W를 0.4um로 설정하여 전압이득 22.4를 얻었다. 2. Transient 시뮬레이션 Vin에 1.86V DC 바이어스와 10mV Peak-...2025.04.26
-
Two Stage Amplifier 설계 및 실험2025.11.181. Two Stage Amplifier 구조 Two Stage Amplifier는 Common Source Amplifier와 Source Follower Amplifier를 결합한 회로이다. CS Amplifier는 신호를 원하는 값만큼 증폭시키고, SF Amplifier는 Load effect를 최소화하여 신호를 전달한다. 임피던스 매칭이 중요하며, CS Amplifier의 출력 임피던스가 SF Amplifier의 입력 임피던스보다 10배 이상 작아야 Load effect를 무시할 수 있다. 2. Common Source Am...2025.11.18
-
A+ 2022 중앙대학교 전자회로설계실습 예비보고서 7 Common Emitter Amplifier의 주파수 특성2025.05.011. Common Emitter Amplifier의 주파수 특성 이전 실험의 2차 설계 결과 회로(Ri 추가)에 대하여 모든 커패시터의 용량을 10 uF으로 하고 CE 증폭기에 100 kHz, 20 mVpp 사인파를 입력하였을 때의 출력파형을 PSPICE로 Simulation하여 제출하였습니다. 출력전압의 최댓값(V_max), 최솟값(|V_min|)은 각각 159.256 [mV], 167.574 [mV]이며, V_max/|V_min| 비율은 95.036%입니다. 입력신호의 주파수가 10 Hz에서 10 MHz까지 변할 때 CE amp...2025.05.01
-
실험 20_차동 증폭기 기초 실험 결과 보고서2025.04.281. 차동 증폭 회로 차동 증폭 회로(differential amplifier)는 출력이 단일한 단일 증폭 회로(single-ended amplifier)에 비하여 노이즈와 간섭에 의한 영향이 적고, 바이패스(bypass) 및 커플링(coupling) 커패시터를 사용하지 않고도 증폭 회로를 바이어싱하거나 다단 증폭기의 각 단을 용이하게 커플링할 수 있으므로, 집적회로의 제작 공정이 좀더 용이하여 널리 사용되고 있다. 2. MOSFET 차동 증폭 회로 이 실험에서는 MOSFET을 사용한 차동 쌍의 동작을 위한 기본 조건을 살펴보고 기...2025.04.28
-
물리전자2 과제5: 트랜지스터 Load Line 및 FET 특성2025.11.181. Load Line과 트랜지스터 동작점 Load line은 외부 인가 전압에 따른 출력 전류를 예측하기 위해 필요하다. E = iDR+vD 식의 그래프와 트랜지스터의 I-V 특성곡선을 같은 그래프에 그려 교점을 찾으면 정상상태의 전류와 전압값을 얻을 수 있다. VG 값의 변화에 따라 iD와 vD가 달라지며, VG 증가 시 전류는 증가하고 전압은 감소하여 트랜지스터가 ON되고, VG 감소 시 전류는 감소하여 OFF된다. 2. JFET의 동작 원리 및 Pinch-off JFET는 G 터미널의 바이어스로 제어된다. G에 양의 바이어스...2025.11.18
1 / 2
