총 49개
-
B/OUT 관리 지침(표준,자동차산업)2025.05.151. B/OUT 관리 지침 본 지침서는 제품생산중단에 따른 장비 및 설비에 대한 처리방법을 규정하고 초과재고를 최소화하여 불용재고를 발생하지 않도록 한다. B/OUT은 Balance Out을 의미하며, FBO는 Final Buy Order를 의미한다. 영업관리팀, 생산관리팀, 자재지원팀 등 각 부서별로 책임과 권한이 정의되어 있으며, 업무절차에 따라 OEM 제품과 A/S 제품의 B/OUT 현황 접수 및 재고 관리, 설비 관리, 결과 처리 등이 이루어진다. 초과 재고 발생 시 원인 분석 및 고객에게 손실금 청구 등의 조치가 취해진다....2025.05.15
-
디지털 논리실험 9주차 예비보고서2025.05.061. 8-bit Serial-in Parallel-out Shift Register 74164 8-bit Serial-in Parallel-out Shift Register 74164의 datasheet를 확인하면, 이 장치의 역할과 입력 값 A와 B의 구분에 대해 설명할 수 있습니다. A와 B의 입력 값은 AND 게이트를 거치므로, B에 0을 넣으면 A의 입력 값과 관계없이 시프트 레지스터에 0이 입력되고, B에 1을 넣으면 A의 입력 값이 시프트 레지스터의 입력 값이 됩니다. 또한 datasheet에서 MR 핀이 active l...2025.05.06
-
[논리회로설계실험] 1bit full adder & 4bit full adder (logic gate 구현)(성균관대)2025.01.161. Full Adder Full adder는 가산기로 입력된 값의 합을 이진수로 표현하고 남는 값은 C를 통해 내보내는 기능을 한다. 1bit full adder에서는 A, B, Cin을 입력 받고 Sum으로 출력하며, Cin은 남는 값을 내보내는 역할을 한다. 4bit full adder는 1bit full adder를 모듈화하여 병렬로 4개 연결하고 새로운 A[n], B[n]의 값을 입력 받아 최종적인 값을 도출한다. 이를 통해 full adder는 모든 비트수에 대해 사용 가능하다는 것을 알 수 있다. 2. 1bit Full...2025.01.16
-
홍익대 디지털논리실험및설계 9주차 예비보고서 A+2025.05.161. 8-bit Serial-in Parallel-out Shift Register 74164 8-bit Serial-in Parallel-out Shift Register 74164의 회로도에서 MR'는 D Flip-flop의 clear와 연결되어 회로를 reset 시킨다. Active-LOW이므로 MR'이 0이 되면 모든 Q값이 0을 출력하고, 1이 되면 정상적인 Shift Register으로 작동한다. 입력은 A와 B로 나누어져 있는데, 이는 A와 B 중 하나의 입력을 Enable처럼 이용하기 위해서이다. A에 GND를 연결하...2025.05.16
-
논리회로설계실험 10주차 up down counter설계2025.05.151. Moore machine Moore machine의 가장 큰 특징은 output이 current state에 의해서만 결정된다는 것이다. 이러한 특징을 이용하여 3-bit up-down counter를 Moore machine-style diagram으로 그려보았다. 오른쪽의 diagram과 같이 current state에 의해서만 output이 결정되는 Moore machine-style diagram이 그려진다. Input으로 reset, mode가 필요하며, output으로는 next_state가 필요하다. S0부터 S7...2025.05.15
-
JIG 관리 지침(표준,자동차산업)2025.05.151. JIG 관리 지침 본 지침은 당사의 신규차종 개발 및 개선업무 시 발생되는 신규제작 JIG의 개발접수부터 B/OUT까지의 JIG T/OUT 및 관리업무에 있어 부문간의 책임사항과 처리절차를 규정하여 JIG 및 제품의 품질을 확보하고, 작업성 및 보전성을 향상시키는데 목적이 있다. 지침에는 JIG의 정의, 책임과 권한, 업무절차, 기록관리 등이 포함되어 있다. 2. JIG 설계 및 제작 JIG 설계도면 작성 및 제작 업체 선정, JIG 설계도면 승인, JIG 기능성 검사 등 JIG 설계 및 제작 과정에 대한 절차가 규정되어 있다...2025.05.15
-
유기화학실험 A+ 레포트 - Exp3.Extraction2025.01.221. 추출 추출은 물질이 두 가지 이상 섞인 혼합물에서 특정한 한 성분만 용해시키는 용매를 선택해, 분배의 원리를 통해 성분을 분리하는 방법이다. 추출은 킬레이트 생성 반응이나 산-염기 반응과 같은 화학 반응, 용해도 차를 통해 실행 가능하다. 고체에서 추출을 진행하는 것을 고체/액체 추출, 액체에서는 액체/액체 추출이라고 부른다. 액체/액체 추출은 유기화학 실험실에서 생성물을 분리할 때 일반적으로 사용되는 방법이다. 2. 분배 계수 용질과 용매A가 섞인 용액에서, 이들과는 섞이지 못하는 용매B를 통해 추출할 때 용질은 각 용매의 ...2025.01.22
-
논리회로설계실험 5주차 Encoder 설계2025.05.151. 4:2 Priority Encoder 4:2 Encoder는 기본적으로 하나의 input만이 true인 경우에 그에 대응되는 output을 출력한다. 즉 다수의 input이 동시에 true인 경우에 동작방식과 출력하는 output이 정의되어 있지 않다. 이러한 문제를 해결하기 위한 방법으로 priority encoder가 사용되는데, 동작방식은 간단하다. Input들에 priority level을 할당하여 여러 개의 input이 true이더라도 가장 priority level이 높은 input에 의거하여 output을 출력하는...2025.05.15
-
선하증권관련 신용장조건2025.01.291. 선하증권 선하증권의 발행과 그 내용에 관한 통상적인 신용장상의 조건은 "Full set clean on board ocean bills of lading made out to order of Shipper(or opening bank) and endorsed in blank, marked freight Prepaid/collect"로 표시되어 있는데, 이를 구체적으로 설명하면 다음과 같다. Full Set: 선하증권은 운송 중 사고나 분실에 대비하여 일반적으로 원본 3통을 1조(Set)로 하여 발행된다. Clean B/L: 선...2025.01.29
-
홍익대학교 디지털논리실험및설계 5주차 예비보고서 A+2025.05.041. 전가산기 전가산기는 2개의 입력 비트와 입력 캐리를 받아 합의 출력과 출력 캐리를 발생합니다. 즉, 기본적으로 전가산기는 1비트 크기의 2진수 3개를 입력으로 받아서 그것들의 이진 덧셈 결과를 출력하는 시스템이라고 생각할 수 있습니다. 전가산기의 진리표로부터 합의 출력 (Σ) = (A XOR B) XOR C(in)이고 출력 캐리 (C(out)) = (A AND B) OR {(A XOR B) AND C(in)}이 됩니다. 따라서 [그림 2]의 회로는 전가산기로 동작하게 됩니다. 2. 반가산기 반가산기는 1비트 크기의 2진수 2개...2025.05.04
1 / 5
