총 74개
-
실험 25. CE 증폭기와 주파수 응답 예비결과보고서2025.01.021. 보데 선도(Bode plot) 보데 선도는 가로축에 각주파수의 대수 log10를 취하고, 세로축에 이득와 위상차를 취하여 전압이득과 주파수의 관계를 그린 것입니다. 이를 통해 전압 증폭기의 주파수 응답 특성을 확인할 수 있습니다. 2. 저주파 증폭기 응답 저주파 영역에서는 DC 차단(AC 결합)과 바이패스 동작을 위해서 커패시터가 하위 차단(하위 3dB) 주파수에 영향을 미칩니다. 공통 이미터 증폭기 회로의 AC 등가회로를 통해 입력 커패시터, 바이패스 커패시터, 부하 커패시터 부분의 주파수 응답을 계산할 수 있습니다. 1. ...2025.01.02
-
CB 및 CC 증폭기 특성 실험 보고서2025.11.181. 공통 베이스(CB) 증폭기 공통 베이스 트랜지스터 증폭기는 이미터에 입력을 받아 컬렉터에서 출력을 내보내는 회로입니다. 고주파 증폭회로에 주로 사용되며, 작은 입력 임피던스와 중간 정도의 출력 임피던스를 가집니다. 전압이득은 크지만 전류이득은 1보다 작습니다. DC해석과 AC해석을 통해 전압이득, 교류 입력 임피던스, 교류 출력 임피던스를 측정할 수 있습니다. 2. 공통 컬렉터(CC) 증폭기 및 이미터 폴로어 공통 컬렉터 또는 이미터 폴로어 증폭기는 베이스에 입력을 받아 이미터에서 출력을 내보냅니다. 높은 입력 임피던스와 작은...2025.11.18
-
CE 증폭기 설계 예비결과보고서2025.01.021. CE 증폭기 설계 이 실험의 목적은 CE 증폭기를 설계, 구성하고 시험하며, DC bias와 AC 증폭값을 계산하고 측정하는 것입니다. 실험 이론에서는 트랜지스터 선정, 사용 전압 및 전류 범위 설정, 증폭률 설정 등 CE 증폭기 설계를 위한 주요 고려사항들을 다루고 있습니다. 트랜지스터의 정격 전압, 전류, 증폭률 등을 고려하여 적절한 트랜지스터를 선정하고, 사용 전압 및 전류가 트랜지스터의 정격을 초과하지 않도록 설계해야 합니다. 또한 직류 전류 증폭률의 편차를 고려하여 최솟값을 기준으로 증폭률을 설정해야 합니다. 1. C...2025.01.02
-
소신호 전압 증폭 회로 실험 보고서2025.01.041. 소신호 신호 소신호(미약신호)는 센서신호, 수신된 통신신호, 생체신호, 물리/화학현상 신호와 같이 크기가 거의 잡음 수준인 신호를 말한다. 이러한 소신호를 증폭하기 위해서는 입력 및 출력 임피던스 개념을 고려해야 한다. 2. 공통 이미터(Common Emitter) 증폭기 공통 이미터 증폭기는 입력신호가 베이스 단자에 인가되고 컬렉터에서 출력신호가 나오도록 구성된 회로이다. 이 회로는 이미터 단자가 접지되어 입력과 출력에 공통단자 역할을 하므로 공통 이미터 증폭기라고 부른다. 이 증폭기는 저주파 전압 증폭, RF 트랜시버, 저...2025.01.04
-
A+ 정보통신실험 3주차 결과보고서 - 푸시풀 전력 증폭 회로2025.01.041. 푸시풀 전력 증폭 회로 이번 실험은 푸시풀 전력 증폭회로를 구성하여 푸시풀 증폭기의 동작원리를 알아보고 트랜지스터의 동작점(바이어스점)과 AC신호의 크기 및 위상을 측정하여 비교하는데 목적이 있습니다. 실험 결과 V_BE는 이론치와 별 차이 없이 제대로 결과값이 나왔지만, I_C를 측정하는 과정에서 예비실험으로 PSpice에 나온 결과와 많은 차이가 있었습니다. 측정된 전류는 이론값들보다 낮게 측정되었습니다. 이는 브레드보드 내부의 내부저항과 멀티미터를 통해 전류값이 측정되면서 낮아질 수 있다는 것으로 생각됩니다. 또한 전류는...2025.01.04
-
PSpice를 이용한 반전증폭기 회로 모의해석2025.11.141. PSpice 시뮬레이션 PSpice는 전기회로 모의해석을 위한 프로그램으로, 본 실험에서는 OP-AMP를 이용한 반전증폭기 회로를 구성하고 DC sweep과 AC sweep을 통해 회로의 특성을 분석하였습니다. DC sweep에서는 0~25V 범위의 입력전압에 따른 출력파형을 분석하였고, AC sweep에서는 10~1GHz 범위의 주파수 특성을 확인하였습니다. 2. 반전증폭기 회로 OP-AMP를 이용한 반전증폭기는 입력전압의 극성을 반대로 하면서 증폭하는 회로입니다. 본 실험에서 설계된 반전증폭기는 3배의 증폭률을 가지며, 5...2025.11.14
-
공통 이미터 증폭기의 주파수 응답 실험2025.11.171. 저주파 응답 특성 저주파 영역에서 증폭기의 응답은 DC 차단을 위한 AC 결합 커패시터와 바이패스 커패시터에 의해 결정된다. 입력 결합 커패시터, 출력 결합 커패시터, 이미터 바이패스 커패시터 각각이 하위 차단 주파수를 발생시키며, 이 중 가장 큰 값이 회로의 차단 주파수가 된다. 실험에서 측정된 저역 차단 주파수는 456.61 Hz로 계산값 470.455 Hz와 유사한 결과를 보였다. 2. 고주파 응답 특성 고주파 영역에서 증폭기의 이득은 트랜지스터의 기생 커패시턴스에 의해 영향을 받는다. 입력 접속부에서는 베이스-이미터 단...2025.11.17
-
차동 증폭기 회로 실험2025.11.171. BJT 차동 증폭기 BJT 차동 증폭기는 플러스와 마이너스 입력단자를 가진 회로로, 두 입력에 인가된 신호에서 위상이 반대인 신호성분은 크게 증폭되지만 동상인 신호성분은 출력에서 상쇄된다. DC 결합으로 연결되며 양의 전원 VCC와 음의 전원 VEE가 DC 바이어스를 제공한다. 차동 전압이득과 공통모드 이득을 계산할 수 있으며, 실험에서 두 트랜지스터의 re값이 같다고 가정한다. 2. FET 차동 증폭기 FET 차동 증폭기는 JFET를 사용하는 차동 증폭기로, 차동 전압이득을 계산할 수 있다. IDSS와 VP(핀치 오프 전압)...2025.11.17
-
공통 이미터 증폭기 설계 및 시뮬레이션2025.11.141. 공통 이미터 증폭기 (Common Emitter Amplifier) BJT는 베이스, 컬렉터, 에미터 3개 단자를 가지며, 4단자망 증폭기로 사용하기 위해 한 단자를 공통으로 사용한다. 공통 이미터 구성에서는 입력이 베이스로, 출력이 컬렉터로 나온다. 이 구조는 중간 정도의 입력저항, 큰 전압이득, 큰 전류이득을 가지며 주로 중간 증폭 단으로 사용된다. Small signal model로 표현 가능하며, 전압이득은 Rc 값에 따라 변한다. 2. 전압이득 및 임피던스 특성 공통 이미터 증폭기의 전압이득은 Rc와 RL 값에 따라 ...2025.11.14
-
전자회로실험 과탑 A+ 결과 보고서 (실험 11 공통 소오스 증폭기)2025.01.291. 공통 소오스 증폭기 회로 공통 소오스 증폭기 회로에서 입력(v_t)은 게이트-소오스 전압(V_GS)이고, 출력(v_o)은 드레인-소오스 전압(V_DS)이다. 게이트-소오스 사이의 소신호 입력 전압에 비례하는 전류가 드레인에 흐르고, 이 전류가 출력 쪽의 저항 R_D에 의해 전압으로 변환되면서 전압을 증폭시킨다. 바이어스 회로를 포함한 공통 소오스 증폭기 회로에서 R_1, R_2, R_S는 게이트에 적절한 바이어스 전압을 제공해 MOSFET이 활성 영역(포화 영역)에서 동작하도록 한다. 2. 공통 소오스 증폭기의 입력-출력 특성...2025.01.29
1 / 8
