총 241개
-
[전자공학응용실험]10주차_6차실험_실험 17 능동 부하가 있는 공통 소오스 증폭기_결과레포트_A+2025.01.291. 전압 이득 계산 PSpice 계산값에서는 VDD 에 5V 를 인가하였으며, pMOS 소자를 다른 것을 사용하였으므로 DC bias 값이 다르게 나와 전압 이득이 다르게 나오게 되었다. 2. 출력 전압 왜곡 출력 전압의 크기가 크게 되면 Bias point 내에서 swing 하는 것이 아닌 bias point 를 벗어나 swing 하게 되어 출력 파형이 잘리게 되는 clamping 현상이 발생하여 왜곡이 일어나게 된다. 1. 전압 이득 계산 전압 이득 계산은 전자 회로 설계에서 매우 중요한 부분입니다. 전압 이득은 입력 전압과 ...2025.01.29
-
이미터 공통 증폭기 예비보고2025.01.021. 이미터 공통 증폭기 이미터 공통 증폭기는 바이폴라 트랜지스터 증폭기 중에서 전력 이득이 크고 가장 널리 사용되는 회로이다. 이 보고서에서는 이미터 공통 증폭기의 바이어스 방법과 기본적인 특성을 이해하고자 한다. 이론적 배경으로 전압 증폭기 모델과 이미터 공통 증폭기의 특성을 설명하고, 실험을 통해 동작점 측정, 전압 이득 및 입출력 저항 측정, 출력 파형 왜곡 현상 관찰 등을 수행하였다. 실험 결과를 이론값 및 PSPICE 시뮬레이션 결과와 비교 분석하였다. 1. 이미터 공통 증폭기 이미터 공통 증폭기는 트랜지스터 증폭기 회로...2025.01.02
-
이미터 공통 증폭기 결과보고서2025.01.021. 이미터 공통 증폭기 이번 실험에서는 이미터 접지 증폭기에서의 이미터, 베이스, 콜렉터 전압을 측정하고 이를 이용하여 트랜지스터에서 흐르는 전류의 값과 β, gm, rpi의 값을 계산할 수 있었다. 또한 입력과 출력 전압을 측정하여 입력과 출력 저항의 값을 계산할 수 있었다. 이러한 과정을 통하여 이미터 접지 증폭기의 입력 저항과 출력 저항의 개념을 잘 이해하게 된 것 같다. 출력 파형의 왜곡 현상을 관찰하여 회로가 포화상태에 도달하였는지, 차단 상태에 도달하였는지에 대하여 알아볼 수 있었다. 이번 실험에서는 그래프의 윗부분이 ...2025.01.02
-
중앙대 Common Emitter Amplifier 설계 예비보고서2025.05.051. Gain Gain은 출력이 입력과 닮은꼴 일 때만 의미가 있다. 그러나 입력전압이 10 mVpp인 경우 출력파형이 왜곡(distortion) 되므로 gain의 의미가 없어진다. 2. 입력신호 크기 감소 입력신호의 크기를 줄이기 위하여 단자와 접지 사이에 50 Ω보다 작은 저항을 연결한 회로에 대하여 전압 이득이 95% 이상이 되도록 저항을 PSPICE로 구한다. 이 저항과 function generator 출력저항 50 Ω은 voltage divider가 되어 증폭기의 입력전압이 낮아지므로 overall voltage gain...2025.05.05
-
실험 17_능동 부하가 있는 공통 소오스 증폭기 결과보고서2025.04.281. 능동 부하가 있는 공통 소오스 증폭기 이 실험에서는 실험 16에서 수행한 '정전류원과 전류 거울을 이용한 능동 부하(active load)가 있는 공통 수오스 증폭기(common source amplifier) 회로'를 구성하고, 이를 바탕으로 공통 소오스 증폭기의 전압 이득을 구하고자 하였다. 능동 부하는 아날로그 증폭기에서 널리 사용되고 있으며, 간단한 공통 소오스 증폭기에 적용함으로써 특성을 정확하게 파악할 수 있다. 2. 전압 이득 측정 실험 절차 3번에서는 전압 이득이 최소 10V/V 이상 나오는지 보기 위해 입력에 ...2025.04.28
-
서강대학교 22년도 전자회로실험 10주차 결과레포트2025.01.131. MOSFET 소스 팔로워 소스 팔로어의 이론적인 전압이득은 1/gm이 작은 값이기에, 거의 1에 가까운 이득을 보인다. 바이어스가 포함된 소스 팔로어의 경우도, 소신호 등가회로를 이용해 전압이득을 계산할 수 있다. 실험 결과, 소스 팔로어의 전압이득을 측정해본 결과, 0.93이 나왔고, 이론값과 3.9%의 오차만 있어 소스 팔로어로서 잘 동작하고 있다고 할 수 있다. 2. 1단 증폭기 1단 증폭기는 등가회로로 생각할 수 있고, 이때 전압이득은 쉽게 구할 수 있다. 실험 결과, 1단 증폭기의 전압이득은 이론값 3.955와 측정값...2025.01.13
-
전자회로실험 과탑 A+ 예비 보고서 (실험 3 정전압 회로와 리미터)2025.01.291. PN 접합 다이오드를 이용한 전압 레귤레이터 PN 접합 다이오드를 이용한 전압 레귤레이터는 부하 저항과 병렬로 다이오드를 연결하여, 입력 전압이나 부하 전류의 변화에도 출력 전압이 크게 변화하지 않도록 설계된 회로입니다. 입력 전압이 변하더라도 다이오드의 특성에 의해 출력 전압의 변화가 제한되기 때문입니다. PSpice를 이용하여 입력 전압의 변화와 부하 전류의 변화에 따른 출력의 변화를 모의실험하였습니다. 2. 제너 다이오드를 이용한 전압 레귤레이터 제너 다이오드를 이용한 전압 레귤레이터는 PN 접합 다이오드와 유사한 동작 ...2025.01.29
-
Op Amp를 이용한 다양한 Amplifier 설계2025.05.011. 센서의 Thevenin 등가회로 구현 센서의 출력전압을 오실로스코프로 직접 측정하였을 때 200 [mVpp]로 측정되었고, 센서의 부하로 10 [kΩ] 저항을 연결한 후 10 [kΩ] 저항에 걸리는 전압을 오실로스코프로 측정하였을 때 100 [mVpp]로 측정되었다. 이를 통해 센서의 Thevenin 등가회로의 Vth는 200 [mVpp], Rth는 10 [kΩ]임을 알 수 있다. 2. Inverting Amplifier 설계 및 시뮬레이션 센서의 Thevenin 등가회로를 (-) 입력단자에 연결하고, 출력단자와 (-) 입력단...2025.05.01
-
OP앰프 특성 실험 예비레포트2025.11.181. OP앰프의 기본 구조 및 동작원리 OP앰프는 출력이 입력으로 연결되는 피드백에 의해 제어되는 고이득 차동 선형 증폭기이다. 반전 입력(-)과 비반전 입력(+)을 가지며, 반전 입력은 출력단에서 위상이 바뀌고 비반전 입력은 위상이 같다. 741 OP앰프는 입력단의 차동 증폭기, 중간 단계의 능동부하, 출력단의 B급 푸시풀 이미터 팔로워로 구성되며, 보상 커패시터를 통해 주파수 응답을 개선하고 발진을 방지한다. 2. 입력 바이어스 전류 및 오프셋 전압 입력 바이어스 전류는 두 입력 베이스 전류의 평균값으로, 741의 경우 최대 8...2025.11.18
-
전자회로설계 및 실습1_설계 실습1. OP Amp를 이용한 다양한 Amplifier 설계_예비보고서2025.01.221. 센서 측정 및 등가회로 센서의 출력신호가 주파수 2kHz의 정현파이고 peak to peak 전압이 200mV인 것을 확인했다. 센서의 부하로 10KΩ 저항을 연결했을 때 peak to peak 전압이 100mV로 감소했다. 이를 통해 센서의 Thevenin 등가회로를 구할 수 있으며, Function generator와 저항으로 이를 구현할 수 있다. 2. Inverting Amplifier 설계 및 시뮬레이션 센서의 출력을 증폭하기 위해 Inverting Amplifier를 설계했다. 설계 과정과 PSPICE 시뮬레이션 결...2025.01.22
1 / 25
