총 102개
-
디지털집적회로 inverter 설계도 및 시뮬레이션 결과2025.04.281. CMOS 인버터 설계 CMOS 인버터는 다른 유형의 인버터에 비해 노이즈 마진이 넓고 전력 소비가 낮아 집적 회로 설계의 기반이 되고 있습니다. 이 프로젝트에서는 CMOS 인버터를 선택하여 설계하고 시뮬레이션을 수행했습니다. PMOS와 NMOS의 크기 비율을 변경하여 스위칭 임계 전압과 전파 지연 시간을 분석했습니다. 2. DC 분석 DC 분석에서는 스위칭 임계 전압(Vs)을 계산하고 PMOS/NMOS 크기 비율에 따른 변화를 확인했습니다. PMOS/NMOS 크기 비율이 1.4335일 때 Vs는 VDD/2보다 낮았고, 1일 때...2025.04.28
-
0을 포함한 2의 배수 범위 0, 2, 4, 6, 82025.01.171. 전자계산기구조 0~9까지의 10진수 중 2의 배수(0도 포함)가 입력되면 LED가 켜지고 그 외의 숫자가 입력되면 LED가 꺼지는 논리회로를 진리표로 표현하고 Boolean Algebra를 사용하여 간소화한 후 논리회로를 도식화하였습니다. 입력 변수는 3개로 제한하였으며, 논리식은 F = X'Y'Z'+ X'YZ'+XY'Z'+XYZ'로 도출되었습니다. 이에 따르면 8과 9의 입력값에서는 출력이 되지 않게 됩니다. 그러나 입력변수를 4개로 늘리면 16변수이므로 8, 9의 입력값에서도 출력할 수 있습니다. 2. 8비트 마이크로컴퓨터...2025.01.17
-
디지털집적회로설계 13주차 실습 - 게이트 회로 분석2025.11.161. OR GATE 지연 및 전력 측정 MAGIC에서 추출한 OR GATE의 특성을 SPICE 시뮬레이션으로 분석했다. tpdr(상승 지연)은 199.6ns, tpdf(하강 지연)은 199.8ns로 측정되었으며, 평균 전파 지연(tpd)은 199.7ns이다. 출력 신호의 상승 시간(trise)은 0.485ns, 하강 시간(tfall)은 0.300ns로 측정되었다. 입력 신호는 AND 게이트와 동일하게 적용되었으며, 시뮬레이션 결과 OR GATE가 제대로 구현되었음을 확인했다. 2. XOR GATE 지연 및 전력 측정 XOR GATE...2025.11.16
-
TTL 논리게이트와 드모르간의 법칙 실험2025.11.161. 드모르간의 법칙 (DeMorgan's Law) 드모르간의 법칙을 이용하여 부울 논리식을 간단하게 하고 개선하는 방법을 학습했다. NAND 게이트로 구성한 회로에서 두 입력이 모두 0인 경우만 출력이 0이 되고 나머지는 1이 되어 OR 게이트와 동일함을 확인했다. 이는 드모르간의 법칙을 적용한 논리식 변환의 실제 사례를 보여준다. 2. XOR 게이트 (Exclusive-OR Gate) XOR 게이트는 두 입력의 상태가 다를 때 출력이 1이고 같으면 0이다. 세 가지 방법으로 구성했다: (1) NOT, AND, OR 게이트 조합으...2025.11.16
-
이진 계수기 실험 결과 분석 및 특성 연구2025.11.161. Count-Up Ripple Counter (상향 리플 계수기) TTL IC 7476 dual JK FF을 이용하여 구성한 비동기 계수기로, CLK 신호 입력에 따라 이진수가 0000에서 1111까지 순차적으로 증가한다. Master slave FF를 통과할수록 출력의 주기가 2배로 늘어나며, 오실로스코프 측정 결과 CLK와 L4 사이의 지연시간은 0.16μs로 나타났다. 계수기 작동 중 Switch를 0V로 하면 이전 상태를 유지한다. 2. Count-Down Ripple Counter (하향 리플 계수기) TTL IC 74...2025.11.16
-
이진 계수기 실험 결과보고서2025.11.161. Count-Up Ripple Counter 7476 dual JK FF을 이용하여 구성한 상향 이진 계수기. 모든 J, K 단자 및 preset 단자를 +5V에 연결하고 SW1을 CLK으로 사용하여 0부터 15까지 순차적으로 계수. 입력 클록의 하강 엣지마다 출력이 변화하며, 4비트 출력(L1, L2, L3, L4)으로 십진수 0~15를 표현. 직전 FF의 출력이 다음 FF의 클록으로 사용되어 시간 지연 발생. 2. Count-Down Ripple Counter 상향 계수기와 반대로 작동하는 하향 이진 계수기. 동일한 JK F...2025.11.16
-
공중보건학_감염성 질병유행의 6대 요소와 COVID-19(코로나 19)의 범세계적인 유행(Pandemic)2025.01.291. COVID-19의 특징과 질병유행의 6대 요소 COVID-19의 병원체, 숙주, 환경, 전파 경로, 노출 경로, 감염력 등 질병유행의 6대 요소를 분석하여 COVID-19의 특징을 설명하였다. 이를 통해 COVID-19가 빠르게 전 세계로 확산될 수밖에 없었던 이유를 제시하였다. 2. COVID-19가 범세계적 유행이 된 이유 COVID-19의 전파 경로와 감염력의 특성, 초기 대응의 부족, 국제 사회의 인구 이동과 글로벌화 등이 COVID-19가 팬데믹으로 확산된 주요 이유로 분석되었다. 3. 차후 감염병 발생 시 보건행정가...2025.01.29
-
기술결정론을 통한 사회변동 분석2025.11.161. 기술결정론 기술결정론은 사회변동에 있어서 기술이 가장 중요한 역할을 한다고 주장하는 이론입니다. 베블렌과 오그번이 대표 학자이며, 인간의 사고와 행동이 기술적·경제적 요인들을 반영한다고 봅니다. 산업혁명은 근대로의 변화를 가져온 큰 계기였으며, 기술의 발전은 사회구조, 가족형태, 경제체계 등 사회 전반에 광범위한 영향을 미칩니다. 기술은 일자리 창출과 편의성 제공 등 긍정적 측면이 있으나, 환경오염, 산업재해, 일자리 감소 등 부정적 영향도 초래합니다. 2. 문화지체론 오그번이 주장한 문화지체론은 물질문화(기술)의 변화 속도가...2025.11.16
-
통신 프로토콜과 무선 및 이동통신 기술2025.11.151. 통신 프로토콜의 정의와 구조 통신 프로토콜은 통신 장비 간 정보를 교환할 때 따르는 규칙의 집합으로, 데이터의 포맷, 시간, 검증 방법 등을 명시합니다. OSI 모델은 7개 계층으로, TCP/IP 모델은 4개 계층으로 구성되어 있으며, 이러한 계층적 구조는 복잡한 통신 과정을 체계화하고 각 계층이 특정 기능에 집중할 수 있도록 하여 시스템의 유지보수와 업데이트를 용이하게 합니다. 2. 유선 통신 프로토콜 유선 통신 프로토콜은 전기적 신호를 사용하여 전화선, 케이블, 광섬유 등의 물리적 매체를 통해 데이터를 전송합니다. IP와 ...2025.11.15
-
디지털회로실험: 동기식 및 비동기식 카운터2025.11.151. 비동기식 카운터(Asynchronous Counter) 비동기식 카운터는 각 플립플롭의 출력이 다음 플립플롭의 클럭 입력신호가 되는 카운터입니다. 첫 번째 플립플롭만이 클럭펄스에 반응하고 나머지는 동기되지 않은 상태에서 출력을 변경합니다. 동작이 단순하고 용이하지만 각 플립플롭을 통과할 때마다 지연시간이 누적되는 단점이 있습니다. MOD-16 DOWN 카운터와 비동기 10진 카운터 실험을 통해 0~9 또는 16분할된 신호 출력을 관찰할 수 있습니다. 2. 동기식 카운터(Synchronous Counter) 동기식 카운터는 모든...2025.11.15
1 / 11
