총 16개
-
이진 계수기 실험 결과보고서2025.11.161. Count-Up Ripple Counter 7476 dual JK FF을 이용하여 구성한 상향 이진 계수기. 모든 J, K 단자 및 preset 단자를 +5V에 연결하고 SW1을 CLK으로 사용하여 0부터 15까지 순차적으로 계수. 입력 클록의 하강 엣지마다 출력이 변화하며, 4비트 출력(L1, L2, L3, L4)으로 십진수 0~15를 표현. 직전 FF의 출력이 다음 FF의 클록으로 사용되어 시간 지연 발생. 2. Count-Down Ripple Counter 상향 계수기와 반대로 작동하는 하향 이진 계수기. 동일한 JK F...2025.11.16
-
[부산대 어드벤처 디자인] 11장 비동기 및 동기카운터의 설계 예비보고서2025.01.121. 비동기식 계수기 비동기식의 Count-Up 계수기, Count-Down 계수기, 십진계수기 (decade counter) 등의 동작원리를 이해한다. 2. 동기식 계수기 동기식 Count-Up 계수기, Count Down 계수기, 리플 캐리 계수기, BCD 계수기, Modulus N 계수기 등의 동작원리를 이해하고 각각의 동작특성을 확인한다. 3. 가중 계수기 가중 계수기는 각 비트의 수치화 평가에 있어서 변화의 주기가 다른 것으로, 이진계수기와 그레이코드 계수기가 이에 해당한다. 그레이코드 계수기는 동시에 하나의 비트만 변하지...2025.01.12
-
이진 계수기 실험 결과 분석 및 특성 연구2025.11.161. Count-Up Ripple Counter (상향 리플 계수기) TTL IC 7476 dual JK FF을 이용하여 구성한 비동기 계수기로, CLK 신호 입력에 따라 이진수가 0000에서 1111까지 순차적으로 증가한다. Master slave FF를 통과할수록 출력의 주기가 2배로 늘어나며, 오실로스코프 측정 결과 CLK와 L4 사이의 지연시간은 0.16μs로 나타났다. 계수기 작동 중 Switch를 0V로 하면 이전 상태를 유지한다. 2. Count-Down Ripple Counter (하향 리플 계수기) TTL IC 74...2025.11.16
-
십진 계수기(BCD Counter) 실험 보고서2025.11.161. BCD(Binary-Coded-Decimal) 계수기 BCD 계수기는 이진 부호화 십진수 체계를 사용하는 디지털 계수 장치입니다. 본 실험에서는 JK 플립플롭과 NAND 게이트를 사용하여 십진 계수기를 구성하고, 클록 신호의 증가에 따른 출력 변화를 관찰했습니다. L1, L2, L3, L4 출력이 0부터 9까지 순환하며, 10주기마다 초기화되는 특성을 확인했습니다. 2. TTL IC 7490을 이용한 십진 계수기 설계 TTL IC 7490은 내부에 이진 계수기와 5진 계수기를 포함하고 있으며, 이 둘을 조합하면 10진 계수기가...2025.11.16
-
BCD 계수기 실험 결과보고서2025.11.161. BCD(Binary-Coded-Decimal) 계수기 BCD 계수기는 0000부터 1001까지 이진수로 계수하다가 1010(십진법 10)이 되는 순간 NAND gate의 출력이 0으로 변하면서 저장된 값이 clear되어 다시 0000으로 돌아가는 십진 계수 회로이다. TTL IC 7490을 사용하여 구현할 수 있으며, 이론적 동작과 실험 결과가 일치함을 확인할 수 있다. 2. JK 플립플롭(JK Flip-Flop)을 이용한 십진계수기 TTL IC 7400 NAND gate와 TTL IC 7476 JK FF를 사용하여 십진계수기...2025.11.16
-
디지털 회로 실험 및 설계 - 74LS192를 이용한 Up-Down Counter 실험 22025.05.161. 74LS47 74LS47은 이진 부호화된 4비트 BCD(Binary-Coded Decimal) 입력을 받아서 해당하는 7-세그먼트 LED 디스플레이를 제어하기 위한 7개의 출력을 생성하는 소자입니다. 이 소자를 이용하여 7-세그먼트를 효율적으로 제어할 수 있었습니다. 2. 74LS192 74LS192는 4비트 동기 카운터 칩으로, 디지털 회로에서 주로 사용되며 카운트를 증가 또는 감소시키기 위한 입력 신호를 받는 특징을 가지고 있습니다. 이 소자와 스위치를 이용하여 순차적으로 카운트를 증가 또는 감소시킬 수 있었습니다. 3. ...2025.05.16
-
R을 이용한 남성과 여성의 신체치수 비교 분석2025.11.171. 로지스틱 회귀 모형 성별을 반응변수로 하여 로지스틱 모형을 적합시켰다. 키, 몸무게, 가슴둘레, 발직선길이, 골격근량, 단백질은 증가할수록 남성일 확률이 높아지고, 허리너비와 엉덩이둘레는 증가할수록 여성일 확률이 높아진다. 장딴지둘레와 체지방량은 유의하지 않아 남녀간 차이가 없다. 부분 F검정을 통해 유의하지 않은 변수를 제거한 모형이 더 적합함을 확인했다. 2. 비례 오즈 모형 연령대를 순서가 있는 반응변수로 하여 비례 오즈 모형을 적합시켰다. 키, 엉덩이둘레, 장딴지둘레, 체지방량이 증가할수록 나이가 어릴 가능성이 높고, ...2025.11.17
-
[논리회로실험] 실험8. Counter 결과보고서2025.05.051. 비동기식 2단 2진 카운터 실험 1에서는 비동기식 2단 2진 카운터를 설계하였다. 비동기식 카운터는 CLK 값이 첫 번째 플립플롭에만 인가되는 회로이기 때문에 그 다음 플립플롭의 클럭 입력값은 앞 단의 플립플롭의 출력값으로 인가된다. 실험결과 첫 번째 플립플롭은 J=K=1인 상태로 클럭펄스가 들어올 때마다 전 출력 값의 toggle 값이 출력되며 첫 번째 단의 출력이 Falling일 때 두 번째 단의 출력 값이 정해지는 방식이었다. 이 값들을 AND Gate에 넣어 다이오드로 출력을 확인했을 때 A'B', AB', A'B, A...2025.05.05
-
디지털 회로 실험 및 설계 - 74LS192를 이용한 Up-Down Counter 실험 12025.05.161. 7-segment 디스플레이 7-segment는 7개의 마디와 1개의 점으로 이루어진 표시장치이다. 마디와 점은 모두 LED이며, 7개의 마디를 선택적으로 온/오프하여 숫자나 영문자를 표시하고, 점으로는 소수점을 표시한다. 7-segment는 애노드 공통형과 캐소드 공통형이 있으며, 애노드 공통형이 주로 사용된다. 2. 7447 디코더 7447 디코더는 BCD 코드를 10진수로 바꾸어 7-segment에 표시해 준다. 출력 단자는 7-segment의 7개의 마디(a~g)와 연결하며, 출력 단자로 'low'를 출력하여 7-seg...2025.05.16
-
AD/DA 컨버터 응용전기회로 실험 결과보고서2025.11.141. A/D 및 D/A 변환기 A/D 변환기와 D/A 변환기의 원리와 동작을 이해하고 기본적인 A/D, D/A 변환기 회로를 학습한다. 이 실험에서는 NE555 타이머와 7490 카운터를 이용하여 D/A 변환기를 구성하고, 7490 카운터에서 나온 이산신호를 적절한 저항값으로 연결하여 D/A 변환기를 구현할 수 있음을 확인한다. 출력 전압은 계단함수 형태로 0V부터 시작하여 일정한 간격으로 상승하며, 10진 카운팅 후 다시 0V로 초기화된다. 2. 7490 카운터 및 JK 플립플롭 7490 IC는 내부에 4개의 JK 플립플롭으로 구...2025.11.14
1 / 2
