총 13개
-
OP-Amp의 정의 및 특성과 반전증폭기2025.01.041. OP-Amp의 정의 및 특성 OP-Amp는 덧셈이나 적분 등의 연산기능을 갖게 할 수 있는 고이득의 직류 증폭기로, 연산 증폭기라고 한다. OP-Amp는 입력단, 증폭단, 출력단으로 구성되며, 이상적인 OP-Amp는 무한대의 이득, 입력 저항, 주파수 대역폭을 가지지만 실제 OP-Amp는 이보다 낮은 특성을 가진다. OP-Amp는 가산, 감산, 적분, 미분 등의 연산 회로에 사용될 수 있다. 2. 반전증폭기 반전증폭기는 OP-Amp의 반전 입력단자에 신호를 인가하여 출력 전압이 입력 전압과 반대 극성을 가지는 회로이다. 반전증...2025.01.04
-
MOSFET 실험 2-Single Stage Amplifier 1_예비레포트2025.01.121. MOSFET MOSFET(Metal Oxide Semiconductor Field Effect Transistor)는 디지털 회로와 아날로그 회로에서 가장 일반적인 전계 효과 트랜지스터(FET)입니다. MOSFET은 N형 반도체나 P형 반도체 재료의 채널로 구성되어 있고, 이 재료에 따라서 NMOSFET이나 PMOSFET, 두 가지를 모두 가진 소자를 CMOSFET(Complementary MOSFET)으로 분류합니다. MOSFET은 축전기에 의한 전하 농도의 변화에 기초를 두고 있으며, 두 개의 단자(소스와 드레인)는 각각 ...2025.01.12
-
전기전자공학실험-전류원 및 전류 미러 회로2025.04.301. 전계효과 트랜지스터 (JFET) JFET는 전압을 증폭시키는 트랜지스터이며, 유니폴라 소자로 한 종류의 캐리어에 의해 전류가 형성된다. JFET는 BJT보다 온도적으로 더 안정되어 있어 트랜지스터의 손상 위험이 큰 직접회로에 많이 사용된다. JFET의 특성으로는 V_GS=0V, V_DS>0일 경우 n채널의 내부 전자들이 양의 전위인 드레인쪽으로 이동하여 소스방향으로 전류가 흐르며, V_GS<0V일 경우 소스쪽의 공핍영역이 커져 n채널의 전자흐름을 방해하게 된다. 2. 전류원 전류원은 부하의 조건에 상관없이 항상 일정한 전류를 ...2025.04.30
-
[회로기초실험]연산 증폭기2025.01.031. 연산 증폭기 연산 증폭기는 매우 높은 이득을 가진 직결 증폭기로, 외부 귀환을 이용하여 이득과 임피던스 특성을 제어할 수 있습니다. 연산 증폭기는 트랜지스터로 구성되어 있으며, 제조 공정에서 발생하는 오차를 조절할 수 있는 오프셋 저항을 통해 정밀한 입출력 특성을 가질 수 있습니다. 연산 증폭기는 이상적인 특성을 가정하여 회로 설계가 쉬워지며, 반전 증폭기와 같은 기본 회로를 구성할 수 있습니다. 1. 연산 증폭기 연산 증폭기(Operational Amplifier, Op-Amp)는 전자 회로에서 매우 중요한 역할을 하는 핵심...2025.01.03
-
OP-AMP 반전, 비반전 증폭기 예비보고서2025.04.271. OP-AMP 증폭기의 기본 동작 원리 OP-AMP 증폭기의 기본 동작 원리를 이론적으로 해석하고, 기본 회로의 동작을 이해한다. 이를 바탕으로 실험 회로를 꾸미고 실험 결과를 통해 이론에서 해석했던 내용을 확인한다. 2. 실험 장비 사용법 멀티미터, 직류 전원 장치, Breadboard, 오실로스코프, Passive Probe 등 실험에 사용되는 장비의 사용법을 설명한다. 3. 연산 증폭기의 이상적인 특성 연산 증폭기의 이상적인 특성으로 전압이득 무한대, 대역폭 무한대, 입력 임피던스 무한대, 입력 전류 0, 출력 임피던스 0...2025.04.27
-
비교기 예비보고서2025.04.271. 연산 증폭기의 기본 동작 원리 연산 증폭기는 고 이득 전압증폭기로, 두 개의 입력단자와 한 개의 출력단자를 가지고 있다. 연산 증폭기는 두 입력단자 전압 간의 차이를 증폭하는 차동증폭기로 구성되어 있다. 연산 증폭기를 사용하면 사칙연산이 가능한 회로를 구성할 수 있으므로 '연산 증폭기'라고 부른다. 또한 연산 증폭기를 사용하여 미분기 및 적분기를 구현할 수 있다. 연산 증폭기는 일반적으로 +Vcc 및 -Vcc의 두 개의 전원이 필요하지만, 단일 전원만을 요구하는 연산 증폭기도 상용화되어 있다. 2. 이상적인 연산 증폭기의 특성...2025.04.27
-
전압 체배기 회로의 특성 실험2025.05.111. 전압 체배기 회로 전압 체배기 회로는 입력 신호의 전압을 높이는 데 사용되는 회로입니다. 커패시터와 다이오드를 사용하여 커패시터의 충전 및 방전을 통해 높은 출력전압을 생성합니다. 2배 전압채배기에서는 2개의 커패시터와 2개의 다이오드로 구성된 배전압 회로에서 출력 전압은 입력 전압의 약 2배에서 다이오드의 순방향 전압 강하를 뺀 값이 됩니다. 3배 전압채배기와 4배 전압채배기도 각각의 3개의 커패시터,다이오드 4개의 커패시터,다이오드로 구성되어 같은 출력전압그래프를 확인할 수 있었습니다. 이를 통해 전압채배기에서 사용되는 커...2025.05.11
-
트랜지스터 특성 실험2025.01.021. 트랜지스터의 동작 원리 트랜지스터는 npn 또는 pnp 구조로 이루어진 3단자 소자로, 베이스-이미터 접합은 순방향, 베이스-컬렉터 접합은 역방향으로 바이어스 되어 있다. 트랜지스터는 전류 증폭기로 동작하며, 베이스 전류에 따라 컬렉터 전류가 변화한다. 트랜지스터는 스위칭 동작과 증폭 동작을 할 수 있다. 2. 트랜지스터의 3가지 동작 모드 트랜지스터는 차단 동작 모드, 선형 동작 모드, 포화 동작 모드의 3가지 동작 모드를 가진다. 차단 모드에서는 컬렉터 전류가 거의 흐르지 않고, 선형 모드에서는 베이스 전류에 비례하여 컬렉...2025.01.02
-
소신호 전압 증폭 회로 실험 결과보고서2025.01.041. 소신호 공통이미터 증폭기 이 실험의 목적은 소신호 공통이미터 증폭기의 특성과 동작을 살펴보고, 이득에 영향을 주는 요인을 알아보는 것입니다. 또한 입력 및 출력 신호 간의 위상차가 180°임을 확인하는 것입니다. 실험 결과, 이론값과 실험값 사이에 약간의 차이가 있었지만, 대체로 유사한 결과를 얻을 수 있었습니다. 실험 과정에서 트랜지스터의 방향, 커패시터 연결 방식 등 유의해야 할 점들을 확인할 수 있었습니다. 또한 오실로스코프로는 전류 측정이 어려워 멀티미터로 측정했지만, 예상치 못한 결과가 나와 원인을 분석해볼 필요가 있...2025.01.04
-
OP-AMP 연산 증폭 회로 실험 결과보고서2025.01.041. OP-AMP 연산 증폭 회로 이번 실험의 목표는 OP-AMP를 사용하여 전압 증폭을 알아보는 것이었습니다. 이론적으로 OP-AMP는 두 개의 입력단자와 한 개의 출력단자를 가지며, 두 입력단자 전압 간의 차이를 증폭하는 증폭기입니다. 이상적인 OP-AMP의 조건은 무한대의 전압이득, 무한대의 입력저항, 영 옴의 출력저항, 무한대의 대역폭, 영인 오프셋 전압과 전류, 온도에 따른 소자 파라미터 변동이 없어야 합니다. 하지만 실험 결과, 예상한 사인파 형태의 출력 전압이 아닌 11.3V의 직류 전압이 측정되었습니다. 이는 전원 공...2025.01.04
1 / 2
