"systemverilog 실습"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디멀티플렉서 디지털시스템설계 FPGA 하이닉스 설계 디지털논리설계 전전설3 시립대 논리회로 Carry look ahead 7세그먼트

판매자 표지는 다운로드시 포함되지 않습니다.

"systemverilog 실습" 검색결과 1-20 / 114건

디지털 시스템 설계 및 실습 업다운 카운터 설계 verilog

1. 실습목적동기식 카운터는 순차논리회로에서 예제로 가장 많이 사용된다. 일상생활에서는 10진수를 주로 사용하므로, 이 실습에서는 10진수를 2진수로 표현하는 BCD 카운터 ... 각 상태에서 0에서 9까지의 수를 각각 출력하도록 설계한다. 이 실습을 통해서는 상태 천이를 위한 여러 가지 조건을 순차회로에 적용하는 방법에 대해 알아본다.2. 상태 천이도현재

리포트 | 4페이지 | 1,000원 | 등록일 2021.03.24

다운로드 장바구니
디지털 시스템 설계 및 실습 디멀티플렉서 설계 verilog

다. 따라서 이번 실습에서는 디멀티플렉서의 동작을 이해하고, Verilog 또한 VHDL이 회로로 합성되는 과정을 이해한다.2. 디멀티플렉서의 진리표S1S0Y0Y1Y2Y300I ... 디멀티플렉서 설계1. 실습 목적디멀티플렉서는 하나의 입력을 여러 개의 출력 중 하나로 전송한다. 4*1 디멀티플렉서는 하나의 입력을 4개의 출력 중 하나로 전송하며, 선택된 출력 ... 에 입력을 전송할 때 나머지 출력은 그 전에 할당받은 값을 유지한다. 이것은 Verilog나 BHDL이 합성되는 과정에서 그 전의 값을 유지하기 위해 래치를 포함시키기 때문이

리포트 | 5페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
디지털 시스템 설계 및 실습 인코더 설계 verilog

인코더 설계1. 실습 목적인코더는 2^n 개의 입력을 받아서 n개의 인코딩된 결과를 출력한다. 그러나 일반 인코더는 두 개 이상의 입력이 동시에 주어졌을 때 각각의 입력에 대한 ... 인코딩 결과를 모두 출력하므로 정확한 결과를 기대하기 어렵다. 따라서 이번 실습에서는 입력에 우선순위를 두고 우선순위가 높은 입력에 대해서만 인코딩 결과를 출력하는 우선순위 인코더 ... 100000111xxxx10001001xxxxx1001011xxxxxx101101xxxxxxx111113. 우선순위 인코더의 블록도4. 우선순위 인코더의 Verilog 코드1

리포트 | 4페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
디지털 시스템 설계 및 실습 리플가산기 설계 verilog

1. 실습목적Carry look ahead 가산기는 캐리의 전파 지연을 없앰으로써 리플 가산기보다 덧셈 결과가 빨리 나올 수 있게 한다. 이번 실습에서는 전파 지연이 없는 car

리포트 | 3페이지 | 1,000원 | 등록일 2021.03.24

다운로드 장바구니
디지털 시스템 설계 및 실습 클럭 분주회로 설계 verilog

1. 실습목적많은 디지털 회로에서 클럭을 분주하여 사용한다. 클럭을 분주하는 방법은 다양하지만, 이번 실슴에서는 순차논리회로에 의해 상태를 정의하고 일정한 조건에 의해 상태

리포트 | 4페이지 | 2,500원 | 등록일 2021.03.24

다운로드 장바구니
디지털 시스템 설계 및 실습 패리티검사기 설계 verilog

1. 실습목적패리티 비트는 데이터 전송 도중 오류가 발생했는지 검사하는 데 사용된다. 수신측에서는 송신 측에서 전송한 데이터에 대해 데이터에 포함된 ‘1’의 개수를 카운트 ... 하여 오류가 발생했는지 판단한다. 이 실습에서는 데이터 오류를 검사하는 데 사용되는 패리티 비트에 대해 알아본다.2. 코드1) Parity.vmodule Parity(data_in ... #50; data_in = 9'b101000101;#100;endendmodule3. 실습과정 & 실습화면4. 검사한 데이터입력데이터결과000*************001000000100111010000010101000011111000000101010001011

리포트 | 3페이지 | 1,500원 | 등록일 2020.11.02

다운로드 장바구니
디지털 시스템 설계 및 실습 병렬 직렬 변환회로 설계 verilog

1. 실습목적레지스터는 데이터를 저장하기 위해 사용되는 기억장치다. 레지스터의 종류는 다양하며, 시프트 레지스터는 클럭이 입력될 때 마다 저장된 데이터를 1비트씩 이동 ... 시킨다. 따라서 병렬 입력을 갖는 시프트 레지스터를 이용하면, 병렬로 입력된 데이터를 매 클럭마다 1비트씩 출력시키는 병렬-직렬 변환회로도 설계할 수 있다. 이 실습을 통해 시프트 레지스터

리포트 | 3페이지 | 1,000원 | 등록일 2021.03.24

다운로드 장바구니
디지털 시스템 설계 및 실습 크기비교기 설계 verilog

2. 비교기 이론 내용 기술 2bit 비교기를 사용하여 4bit인 두 수 a, b를 입력값으로 주게 되면 이를 2bit씩 쪼개어 두 개의 2bit 비교기 회로에서 비교한다. 첫 번째 2bit 비교기에서 이에 따른 값으로 a>b 이면 Gt_O = 1, a=b 이면 Eq_..

리포트 | 3페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
디지털 시스템 설계 및 실습 n비트 가감산기 설계 verilog

1. 실습목적BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이다. 일상생활에서는 10진수를 사용하지만 디지털 연산은 2진수를 기반으로 하므로, 디지털 연산 ... 에 의한 결과는 10진수로 변환되어야 한다. 이 실습에서는 BCD로 입력되는 두 수를 더한 2진 결과를 다시 BCD로 출력하기 위해 BCD로 변환하는 과정을 실습한다.2. 진리표CS ... = 3; C_in = 1;#50 a = 6; b = 9; C_in = 0;#50 a = 4; b = 5; C_in = 0;#50 a = 4; b = 5; C_in = 1;endendmodule5. 실습과정 & 실습화면BCD.v와 tb_BCD.v를 작성한 후 컴파일 해준다.

리포트 | 4페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
디지털 시스템 설계 및 실습 7-세그먼트 FND 디코더 설계 verilog

7-세그먼트 디코더 설계1. 실습 목적하나의 7-세그먼트 FND는 한 자리의 16진수를 출력할 수 있다. FPGA에서 한 자리의 16진수는 4비트에 저장되며, 7-세그먼트에 출력 ... 하려면 디코딩 해야 한다. 이 실습에서는 스위치 입력으로 저장된 0x0~0xF 사이의 한 자리 16진수를 한 자리 7-세그먼트에 출력하고, 8비트의 슬라이드 스위치로 입력된 두 ... 도4. 7-세그먼트 FND 디코더의 Verilog 코드1) fnd.vmodule fnd(clk,bcd,fnd_data, fnda, fndb, fndc, fndd, fnde

리포트 | 5페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
FPGA 실습 보고서 (Digital Systems Design Using Verilog)

FPGA 2주차 실습 보고서실습이론FA(fulladder) : 입력 a,b와 carry in을 받아서 덧셈을 하여 carry out 과 sum을 내보내는 것MUX ... 되어 있다고 할 수 없다.입력 A, 입력 B, 자리올림수 입력 (X), 출력 (S), 자리올림수 출력 (C)의 관계를 보여주는 진리표는 다음과 같다.실습내용1 ... ry in)의 입력을 받아 a,b,c_in을 더해 sum,c_out(carryout)의 출력을 내보내는 것이므로 입출력을 먼저 다음과 같이 지정한다.고찰Verilog를 사용

리포트 | 15페이지 | 2,000원 | 등록일 2020.03.12 | 수정일 2020.03.14

다운로드 장바구니
연세대학교 디지털시스템설계 (김재석) HW3. Smart TLC의 Verilog 설계 실습

Digital system designHomework #3STLC 설계[만든 이 이름]Design descriptionSpec. with I/OLocal road 차량, 보행자 ... 까지는 HG로 유지된다. 이러한 이유 때문에 C1의 신호가 있음에도 HG가 나타나게 되었다.Verilog Source CodeSTLC.vTimer.vSLTC_tb.vFinal c ... 면 State diagram이 매우 복잡해지고, 그에 따라 Verilog Code 및 Test bench의 waveform들 또한 복잡해질 것 같았다. 그래서 맞는 답이 나왔는지 확인

리포트 | 11페이지 | 1,000원 | 등록일 2017.12.12

다운로드 장바구니
[디지털시스템실험(Verilog)] Verilog 기본 실습 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서디지털 시스템 설계 및 실험 KEEE209-09 전기전자전파 공학부학부 : 학번 ... / 이름 :실험조 : 실험일 :실험제목Verilog실험목표① Verilog 언어의 개념을 이해하고 코딩을 위한 기본 문법을 익힌다.② 코딩한 Verilog의 시뮬레이션을 위해 HDL ... 시뮬레이터인 ModelSim의 사용 방법을 익힌다.③ Full adder를 Verilog로 구현하고 모듈화하여, 32-bit adder를 시뮬레이션해본다.실험결과실험 ① 1-bit

리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
[디지털시스템실험(Verilog)] Verilog 기본 실습 예비보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 예비 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목Verilog실험목표 ... ① Verilog 언어의 개념을 이해하고 코딩을 위한 기본 문법을 익힌다.② 코딩한 Verilog의 시뮬레이션을 위해 HDL 시뮬레이터인 ModelSim의 사용 방법을 익힌다.③ Full ... adder를 Verilog로 구현하고 모듈화하여, 32-bit adder를 시뮬레이션해본다.실험준비물ModelSim(HDL Simulator)기본지식① Verilog HDL

리포트 | 2페이지 | 1,000원 | 등록일 2011.10.05

다운로드 장바구니
[디지털시스템실험(Verilog)] TTL 기본 실습 예비보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 예비 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목TTL 기본 실습실험목표 ... 전압의 시간에 따른 변화를 화면에 출력하는 장치이다. 전기진동이나 펄스처럼 시간적 변화가 빠른 신호를 관측한다. 입력전압의 변화 뿐만 아니라 어떤 시스템의 입력전압에 대한 출력전압

리포트 | 2페이지 | 1,000원 | 등록일 2011.10.05

다운로드 장바구니
[디지털시스템실험(Verilog)] TTL 기본 실습 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번/이름 :실험조 : 실험일 :실험제목TTL 기본 실습실험목표

리포트 | 3페이지 | 1,500원 | 등록일 2011.10.05

다운로드 장바구니
현대자동차 PT면접(1차면접) 최종합격본

시스템 물리전자 공학 설계입문 객체지향 프로그래밍 전자회로 전자회로 설계실습 반도체공학 운영체제 자동제어 통신공학 회로설계 전기회로 설계실습 아날로그및디지털회로설계실습 (B0 ... ) 회로및시스템 마이크로프로세서응용실습 확률변수론 디지털시스템 설계 차세대반도체공정 웨어러블디바이스용회로 마이크로 컴퓨터시스템 학업성취도 A+ A0 B+이수 전공 과목 포지셔닝 맵 ... 포지셔닝 및 설명 기초전자회로 전자회로 전기회로설계실습 전자회로설계실습 객체지향프로그래밍 운영체제 마이크로컴퓨터시스템 회로설계 디지털시스템설계 마이크로프로세서응용실습 확률변수론 자동

ppt테마 | 13페이지 | 19,000원 | 등록일 2023.06.02 | 수정일 2023.08.24

다운로드 장바구니
디지털시스템설계실습 논리게이트 결과보고서

디지털시스템 설계 실습 1주차 결과보고서학과전자공학과학년학번성명1.실습결과p119 1번, p121 1-2번1. 그림과 같은 회로의 진리표를 작성하라.ABCF1F20 ... Verilog 또는 VHDL 템플릿에 따라 설계한다.2.연습문제1번 다음 그림과 같은 회로에 대해 답하라.(a) 다음 지점의 논리식을 표현하라.W = A’B’C’X = AB’C’Y ... 00010010010011010000001100001000101101000011000001110000(c) (a)에서 세운 논리식을 이용해 회로를 Verilog 또는 VHDL로 표현하라.2번 다음 회로에 대한 논리식을 세우고, 진리표를 작성한 후

리포트 | 6페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab03(예비) / 2021년도(대면) / A+

하였다.- 1991년 Cadence Design Systems가 Open Veriog Innternational(OVI)라는 조직을 구성하고 Verilog HDL을 공개했다. ... 하시오.a. a = (3 == 4)- 0(거짓)b. a = (3 !=4)- 1(참)c. a = (1 > 2)- 0(거짓)(7) In-Lab 실습 1~5 과제들을 Verilog ... Pre-reportBasic Gates in Verilog날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어의 기본 사용법을 익히고 디지털

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
판매자 표지

BCD code, 세븐 세그먼트에 대한 이론 및 회로

저)(2) Verilog HDL 디지털 설계와 합성의 길잡이(sam ir Palnitkar 저)(3) Verilog HDL을 이용한 디지털 시스템 설계 및 실습(신경욱 저) ... 형이다.4. Simulation 결과6. 참고 문헌(1) verilog를 이용한 디지털 시스템 설계(Charle Roth, Lizy Kurian John, Byeong Kil LEE

리포트 | 5페이지 | 2,500원 | 등록일 2023.06.22

다운로드 장바구니

이전10개12 3 4 5 6 다음10개

파워링크

신청하기