• AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • 통합검색(17)
  • 리포트(17)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

전전설2 2단 증폭기 브랜치 라인 Excess-3 to BCD Verilog CPU
판매자 표지는 다운로드시 포함되지 않습니다.

"schemetic" 검색결과 1-17 / 17건

  • 자료 표지
    [서울시립대] A+ 전자전기컴퓨터설계2 2주차(Schemetic)결과레포트(예비레포트포함,시립대)
    FPGA에 적용하는 실험을 하였다.Ⅱ.실험방법1. Half adder를 Schemetic으로 구현하시오.1) 아래와 같이 schemetic을 만들 수 있다.2) 입력변수를 넣 ... Instance Symbol로 호출하여 1-bit Full Adder를 설계한다.1) 먼저 하나의 프로젝트 안에서 create schemetic symbol을 한다.2) 같은 프로젝트안 ... Adder를 설계하시오.1) 먼저 2번의 full adder를 create schemetic symbol을 한다. 그리고 PPT의 요구사항에 맞춰서 PORT 이름을 정해줘서
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,000원 | 등록일 2021.12.30 | 수정일 2022.01.03
    다운로드 장바구니
  • 판매자 표지 자료 표지
    OrCAD Capture Schematic 아두이노 우노 (Arduino Uno) 회로 도면
    "OrCAD Capture Schematic 아두이노 우노 (Arduino Uno) 회로 도면"에 대한 내용입니다.캡쳐 된 이미지는 17.4버전으로 만들었으며, 버전 상관없이 (16.6, 17.2..) .DSN 파일을 열어서 내용을 확인 하실 수 있습니다.
    Non-Ai HUMAN
    | 리포트 | 1페이지 | 2,500원 | 등록일 2020.11.08 | 수정일 2020.12.07
    다운로드 장바구니
  • 자료 표지
    시립대 전전설2 [2주차 예비] 레포트
    hemetic에서 만들어주고 만들어준 source를 add source를 이용해서 삽입하여준다.3)and gate의 각 포트별로 포트 핀 번호를 입력해준다.4)initilize c ... , Simulator lSim, Preterred Language Verilog를 설정해준다.2) symbols에서 XOR2, AND를 schemetic에서 만들어주고 만들어준 s ... 개 schemetic에서 만들어주고 만들어준 source를 add source를 이용해서 삽입하여준다.3) XOR 게이트 2개 AND 게이트 2개 OR 게이트 한개의 각 포트
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29
    다운로드 장바구니
  • 자료 표지
    시립대 전전설2 [2주차 결과] 레포트
    lSim, Preterred Language Verilog를 설정해준다.2) schemetic으로 들어가서 half adder를 xor과 and 게이트의 병렬로 만들어 준다.3 ... 지 확인을 하였다.3. Results of this Lab (실험 결과)가. AND 게이트 구현AND 게이트 구현schemetic으로 들어가서 and 2wizard를 통해서 만든 ... 의 입력을 받아 올림수(C)의 합(S)과 새로운 올림수 두 개의 출력을 출력하는 가산, 즉 두 비트를 더하여 합과 올림수를 만들어내는 회로로 2진 비트를 쓰는 컴퓨터 회로이다. 그림
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29
    다운로드 장바구니
  • 자료 표지
    Design of Excess-3-to-BCD code converter
    diagram 으로 simulator 로 검증한다.schemetic editor로 schemetic diagram을 완성입력 파형의 Waveform file 을 만들 ... 디지털 공학 Design Project설계 보고서Design of Excess-3-to-BCD code converter설계 이론1. specification- BCD code ... description의 functional simulation 결과(2) dataflow descriptionDataflow description의 codingDataflow
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 1,000원 | 등록일 2012.06.04
    다운로드 장바구니
  • 자료 표지
    시립대 전전설2 [1주차 결과] 레포트
    의 입력을 받아 올림수(C)의 합(S)과 새로운 올림수 두 개의 출력을 출력하는 가산, 즉 두 비트를 더하여 합과 올림수를 만들어내는 회로로 2진 비트를 쓰는 컴퓨터 회로이다. 그림 ... 과 같이 A, B를 각각 입력 단자로 하는 논리합은 S, 자리올림은 C로 나온다. 그러나 이 AND, OR, NOT 등을 사용한 간단한 회로에서는 더욱 하위에서의 자리올림을 처리 ... , pakage PQ208, Speed -4, synthesis Tool XST, Simulator lSim, Preterred Language Verilog를 설정해준다.2) sc
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 2,000원 | 등록일 2019.07.29
    다운로드 장바구니
  • 자료 표지
    Full CPU 설계 프로젝트-Verilog HDL code 포함
    에 결과값 55가 저장되야 함.2)-1 결과가 Data Memory에 저장된다.4. A synthesis result and Logic schemetic5. Implementation ... 을 저장mov r1, #0xaa //r1에 0xaa을 저장mov r2, #0 //r2에 0을 저장mov r3, #1 //r3에 1을 저장cmp r1, #0 //r1과 0을 빼서 비교 ... r1, #1 //레지스터 r1 값에 1을 빼서 r1에 저장cmp r1, #0 //r1과 0을 비교bne %b1 //z=0이면 target address로 이동mov r2, #0
    Non-Ai HUMAN
    | 리포트 | 29페이지 | 5,000원 | 등록일 2016.06.25
    다운로드 장바구니
  • 자료 표지
    예비1
    onverter1) Refer to the datasheet of VASD1-DIP and draw the circuit schemetic and thecomponent values ... Preparation report #1전기전자응용실험Chap 1. Regulators andDC-DC converters과목명.전기전자응용실험담 당.제출일.성 명.1 ... . Introduction'Chapter 1' experiments consist of three parts. First part is regulator , second part is DC
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,500원 | 등록일 2011.06.01
    다운로드 장바구니
  • 자료 표지
    논리회로실험 반가산기 결과레포트
    모델링 방식 ⋅schemetic - 회로를 직접 설계하는 방법이다. 논리게이트를 불러와서 라인을 그려주면 된다. ⋅자료흐름 ... 해보았다. 게이트를 이용해 회로를 직접 그려본 schemetic, 명령어를 이용하여 손쉽게 작성할수 있는 자료흐름 모델링, 이미 구성 한 source를 불러와 상호연결 ... - tool에 있는 명령어를 이용한 방법이다. ⋅구조적 - component 문을 이용하여 미리 짜두었던 source를 끌어들여 s
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2008.01.14
    다운로드 장바구니
  • 자료 표지
    친환경 건축물 사례조사 Harmonya 57 , Hawaii Preparatory Academy Energy Laboratory
    Atlanta Kendeda Center, Atlanta, GeorgiaU.S. Green Building Council Headquarters, Washington D.C ... :31http://www.triptyque.com/harmonia/http://www.architeria.com/office-design/sustainable-harmonia-57 ... /harmonia_57_office_building_sao_paulo_brasil_wins_zumtobel_built_awardhttp://www.genitronsviluppo.com/2008
    Non-Ai HUMAN
    | 리포트 | 44페이지 | 2,000원 | 등록일 2011.03.07
    다운로드 장바구니
  • 자료 표지
    결과보고서-Exp 1. Combinational Logic Design,Flip-Flop, and Counter.hwp
    .(Orcad capture에서 schemetics 를 이용 하였습니다.)output Aoutput Boutput Coutput Doutput Eoutput Foutput G여기 ... combinational logic circuits- Understand how to simplify the Boolean function using Karnaugh map ... ) Implement Magnitude Comparator2) Implement BCD - to - 7 segment display code converter3) Implement
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 2,000원 | 등록일 2010.10.11
    다운로드 장바구니
  • 자료 표지
    전가산기 전감산기 결과보고서
    흐름 모델링, 구조적모델링, 동작적 모델링- 을 통해 반가산기를 만들어본다.1.2 모델링 방식?schemetic - 회로를 직접 설계하는 방법이다. 논리게이트를 불러와서 라 인 ... 을 그려주면 된다.?자료흐름 - tool에 있는 명령어를 이용한 방법이다.?구조적 - component 문을 이용하여 미리 짜두었던 source를 끌어들여source안의 시스템을 가져다 ... 쓴다.?동작적 - if문, else문을 사용해 조건을 걸고 나아갈 경로를 지정해준다.1.3 전가산기 source codeentity plus222 isPort ( A : in
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2008.06.22
    다운로드 장바구니
  • 자료 표지
    FET를 이용한 2단 증폭기 설계
    5458Rs2 8 0 200Cs2 8 0 0.1uC3 6 9 0.1uRl 9 0 100k.tran 0 5m.probe.end◎ schemetic◎파형5. 전압이득 & 컷 오프위 ... )* National pid=55 case=TO92* 88-08-03 rmn BVmin=25Vdd 5 0 20Vs 1 0 sin(0 0.01 100k)c1 1 2 0.1uRg1 2 0 ... < VGS(on) 이 성립한다.2.2 드레인 소스간 ON저항 ( RDS(on) )-.Bipolar TR의 Collector-Emitter간 포화전압 VCE(sat)에 대응하는 것
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 5,000원 | 등록일 2010.05.06
    다운로드 장바구니
  • 자료 표지
    [초고주파] 대역통과 필터의 설계 및 제작 (Bandpass Filter)
    어 내고 대신 포트를 달아준 구조이다. ADS Momentum schemetic그림 3.11은 결정된 구조를 ADS Momentum에서 layout기능을 통해 생성된 배치도이 ... )가 S 시뮬레이션그림 3.9는 결정된 칫수로 ADS를 이용하여 시뮬레이션을 한 결과이다. 등가회로만큼은 아니지만 parallel-coupled 마이크로스트립으로 구현된 대역통과 필터 ... 장 Parallel coupled 대역통과 필터 제작을 위한 설계 …………… 10제 1 절 대역통과 필터의 등가회로 설계 및 시뮬레이션 ……………… 10제 2 절 마이크로스트립
    Non-Ai HUMAN
    | 리포트 | 24페이지 | 12,000원 | 등록일 2009.02.10
    다운로드 장바구니
  • 자료 표지
    [공학기술]5GHz에서의 브랜치라인커플러
    를 어렵게 만드는 이유 중의 하나이다. 여기사 주파수가 올라갈수록 같은 C에서 신호가 잘 흐르는 가는 다음 수식을 통해 잘 알 수 있다.결국 위 식에서 C값이 고정되어 있고, 주파수 ... 은 아래의 두 가지가 있으며, 주로 오른쪽의 X자표시가 된 심벌이 주로 애용됩니다.② 커플러의 용도1. Power sampling (전력 추출)어떤 RF 신호가 흐르는 경로에서 실제 ... 을 추출하고자 할 때, -3dB(1/2)와 같이 아주 많은 양의 전력을 추출해 버리면 이는 sampling의 개념 수준을 완전히 넘어가 버린다. 이 정도 많은 양을 추출해오면 이건
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,500원 | 등록일 2007.06.02
    다운로드 장바구니
  • 자료 표지
    [pspice]pspice 강의 자료
    시스템◆Windows 95/NT3) PSPICE Evaluation Version 8의 한계◆ 한 개의 schemetic 안에 놓을 수 있다.◆ 최대 50개의 심벌을 라이브러리안 ... .com/download.html에 접속하여 Microsim DesignLab Evaluation-Version 8(약 40 Mb)을 다운로드하면 된다.2. Design ... 된 일정 영역 혹은 개별 부품, 선, 버스, 글자 등을 복사하기 위한 명령으로 Edit/Copy 혹은 Ctrl+C를 이용한다.● 복사 내용 붙히기Edit/Copy 혹은 Edit/Cut
    Non-Ai HUMAN
    | 리포트 | 22페이지 | 1,500원 | 등록일 2004.12.11
    다운로드 장바구니
  • 자료 표지
    [독성학] DMS의 중금속 해독 효과
    한 역할을 하는 것으로 알려져 있다.2. DMS란 무엇인가?DMSA(Dimercaposuccinic Acid) chelation란 때때로 미국에서 succinimer 또는 chemet ... 10,000정도 되며 cystein의 함랭이 전체 아미노산중 30%정도로 풍부하며 이로 인하여 중금속을 용이하게 해독시킬 수 있게 되는 것으로 알려져 있다. 이 단백질은 정상상태 ... 사람들에게 철을 주었다. DMS는 유일하게 다방면에 걸친 새로운 chelant로 나타난다. DMS가 오랜치료기간 동안 적당할 때 new chelant(=DMS)는 혈액속 납을 감소
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2002.12.18
    다운로드 장바구니
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 10월 18일 토요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
9:06 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기