"multiplier 7segment"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털시스템실험 4bit adder substractor 74x194 datasheet booth multiplier 자판기 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"multiplier 7segment" 검색결과 1-20 / 24건

판매자 표지

서강대학교 21년도 디지털논리회로실험 8주차 결과레포트 (A+자료) - Shift Register, Multiplier, 4-digit 7-segment display

디지털논리회로실험 8주차 실험 보고서목적-Shift registers의 구조와 동작원리를 이해한다.-Multiplier 설계를 통해 shift register의 활용방법을 익힌다 ... .-4-digit 4-segment display의 구동원리를 이해하고 활용을 위한 회로를 설계한다.이론2-1. Shift registersshift register는 flip ... 하게 될 것이다.johnson counter의 timing diagramjohnson counter의 state table2-4. Shift register를 이용한 multiplier

리포트 | 33페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
서강대학교 디지털논리회로실험 8주차 - Shift Registers

1. 실험 목적Shift register의 구조와 동작원리를 이해하고, Multiplier 설계를 통해 shift register의 활용방법을 익힌다. 그리고 4-digit 7 ... -segment display의 구동원리를 이해하고 활용을 위한 회로를 설계한다.2. 실험 이론● Shift registersShift registers는 개별적인 flip-flop ... 들의 연결을 통해 구성되고 clock 신호의 입력에 따라 여러 FF로 구성된 register의 data가 shift 되도록 설계된 소자다. clock의 한 주기 당 하나의 FF

리포트 | 24페이지 | 1,500원 | 등록일 2024.08.17

다운로드 장바구니
판매자 표지

[고려대학교 디지털시스템실험] - 모든 주차 A+ 결과보고서 총집합

실험제목 Verilog, Quartus 툴 사용방법실험목표 Verilog 사용법을 이해하여 설계한 회로의 동작을 검증한다. 실험결과해당 주차에서는 Verilog의 기본적인 문법 및 설계 방식에 대해 알아본 후, 다음과 같은 그림의 회로를 설계해보는 실험을 수행하였다. ..

리포트 | 45페이지 | 2,500원 | 등록일 2022.12.24 | 수정일 2023.01.02

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / 파이널 계산기 / 2021년도(대면) / A+ (코드파일 포함)

1. Introduction- 앞서 수행한 실험들(논리 설계, 7-segment와 Piezo 장치 제어, LCD 장치 제어 등)을 바탕으로, Verilog HDL 언어를 사용 ... 하여 최종적으로 다양한 기능을 가진 계산기를 설계한다. 각각의 기능은 testbench 작성을 통한 simulation 수행과 장비 동작을 통해 검증한다.2. Function(1) 덧 ... 여 계산 결과 값을 출력으로 내보낸다. 이 때의 입출력은 모두 정수(양수, 음수, 0) 범위로 표현 가능하다. - input을 인가한 뒤, 곱셈을 수행하기 위해서 Multiply

리포트 | 25페이지 | 20,000원 | 등록일 2022.08.12 | 수정일 2022.08.18

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - 8-bit Signed Adder/Substractor, Multiplier

]으로 하여 8bit adder를 만든다. 결과값은 wireS에 저장한다. hexA,hexB는 A의 실제값이 아닌 7-segment에 띄울 값을 저장한다.key1이 눌리면 sw[15:8 ... and B are to be displayed on the 7-segment displays HEX6 and HEX4, respectively. The result P = A x ... ]까지의 값을 A가 받고 sw[7:0]까지의 값을 B가 받는다. msb는 부호를 나타내기 때문에 hexA와 hexB에는 msb를 제외한 sw값을 인가받는다. S는 wireS값

리포트 | 19페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
verilog code - (combo kit) 10진수 2자리수 곱셈, led, 7-segment, vfd로 출력

와 1의자리는 4bit로 구현해야한다.또한 LED와 7-segment, VFD의 각각의 세부적인 출력 방법이 다르기 때문에 그 점을 유의하면서 코딩해야한다.? LEDcombo-1 ... 다.? 7 - Segmentcombo-1 kit에 있는 7-segment display 갯수는 총 8개 이다.7-segmet는 한 display에 16진수 표현법으로 0부터 F까지 모두 ... 째 line에서 커서를 멈추고 입력값을 기다린다.VFD는 입력값을 받고, 출력값을 나타내는 것은 7-segment와 동일한 방법으로 구현한다.7-segment와 다른점은 연산자와 등호

리포트 | 14페이지 | 2,000원 | 등록일 2014.04.25

다운로드 장바구니
FINAL Project booth multiplier 와 carry Look ahead adder를 이용한 자판기 설계

, 100, 50이 있습니다. 동전의 나타내는 switch를 토글 시킨 후 clk을 넣어주면 그 동전의 액면가가 7segment를 통해 나오고, 같은 동작을 반복할 때 마다 금액이 더 ... multiplier(5)DE-70 보드에서의 동작DE2-70표현내용HEX0-3입력한 금액과 잔액HEX4사려는 상품의 개수HEX5-7사려는 상품의 가격SW[0-3]동전의 종류(50,100,500 ... mux HEX04bitX3 adder 동전반환기상품개수multiflier 2's complement상품가격HEX7 HEX6 HEX5CLK =2. Verilog Source

리포트 | 22페이지 | 5,000원 | 등록일 2018.04.04

다운로드 장바구니
7segment 구현

, "2" by lighting segments 1, 2, 7, 5 and 4, and "8" by lighting all seven segments. A segment is ... which multiplies two 2-bit binary numbers and displays the answer in decimal on a seven-segment ... displayed by lighting segments 2, 3, 6, and 7.Design your circuit using only 2-, 3-, and 4-input NAND gates

리포트 | 16페이지 | 4,000원 | 등록일 2010.11.06 | 수정일 2022.08.11

다운로드 장바구니
(해외 MBA-재무회계) Tesla 재무회계 분석 보고 발표

of Generation and Storage segments The Automotive segment includes the design, development ... segments Compact sport Model Y Pick-up trucks Heavy-duty truck Buses Tesla’s “Master Plan Part Deux ... Financial Accounting 2018Electric Vehicle (EV) Overview First EV was introduced in 1830s, 40 years

리포트 | 18페이지 | 5,000원 | 등록일 2019.12.29

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - Real-time clock, counter

hould display the hour (from 0 to 23) on the 7-segment display HEX7-6, the minute (from 0 to 60) on ... 는 시간을 입력한다.(1) CodePart 2,3,4에 모두 쓰인 display_7seg함수이다. 이 함수는 4-bit input을 받아 값에 해당하는 값을 7-segment HEX ... minute의 십의자리, 일의자리, second의 십의자리, 일의자리를 나타낸다. 이 값을 HEX에 넣어 7-segment를 띄운다. (simulation을 위해 intial에 cnt=0

리포트 | 8페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
verilog-계산기(calculator)A+자료 코드및 레포트

로 표현하면 01100010이됩니다. (시뮬레이션 값과 동일)코드입력에 첫번쨰로 `timescale 1ns/10ps으로 원하고 자하는 spec의 타임스케일값을 입력하였으며 그 결과

리포트 | 9,000원 | 등록일 2019.08.24 | 수정일 2023.11.02

다운로드 장바구니
전자_디지털회로 곱셈기 설계과제

(부호, seven-segment)34회로도45Maxplus 2 code design56~7Data Sheet68~9검토1. Truth TableinputoutputSEVEN ... ×1020010110110111×111000101100002. K-Map (부호, seven-segment)seven-segment가 Common-anode 타입이라 1일 때 동작하는 것이 아니 ... bit signed number 곱셈기를 만들기 위해 truth table을 작성한 후 k-map 작성 sop 또는 pos 를 구한 후 maxplus2로 설계한 회로가 정상작동 하

리포트 | 9페이지 | 1,000원 | 등록일 2018.01.29 | 수정일 2019.10.26

다운로드 장바구니
자판기설계원리 모듈별 코드분석.

, 750, 500, 250, 100, 50 상품 개수 선택가능 seven segment 를 이용해서 개수 표현설계 구조 i sw [3:0] isw [15:8] isw [7:4] 천 ... segment 에 display 하기 위해서 필요하다 [11:0] go_register 표시기 For display hex_mux [7]- 천단위수 hex_mux [6]- 백단위수 ... =mBj5LJbuJW0JU+cZ/Kha2o9U5P+HOvEL qb=Ym9vdGgg6rOx7IWI enc=utf8 pid=fmV%2B4woi5TlssbdH4PKsss--160083 sid

리포트 | 37페이지 | 1,500원 | 등록일 2015.11.26

다운로드 장바구니
산술 논리 시프트장치(ALU)를 이용한 디지털 계산기 설계

를 사용한 후 하나의 계산기로 블록도화 함.10%곱셈구현20%7-segment20%나눗셈구현30%최종보고서 작성회로도 작성 전 서론부분과 회의일지 작성, 회로도 작성 후 최종보고서 ... 한다.(M1)3. A2, A3도 1번과 2번 과정을 거쳐 결과를 낸 후 위에 나온 결과와 각각 합 한 후 전부 출력한다.(M7,M6,M5,M4,M3)-MULTIPLIER 회로도-나눗셈 ... 화를 취해주어 숫자가 정상적으로 보이게 해주었다.-PlusMinus의 회로--2’S CP 8BIT의 회로-7-Segment와 진수변환-7-SEGMENT-2진수 4자리를 입력 받

리포트 | 20페이지 | 4,000원 | 등록일 2011.05.25

다운로드 장바구니
verilog code - (combo kit) 10진수 2자리수 나눗셈, led, 7-segment, vfd로 출력

) ÷ 1 = 15 이고, 제일 작은 숫자는 1 ÷ 15 = 0.XX 이다.또한 LED와 7-segment, VFD의 각각의 세부적인 출력 방법이 다르기 때문에 그 점을 유의하면서 코딩 ... 으로 나타낸다. 결과값은 출력하지 않는다.? 7 - Segmentcombo-1 kit에 있는 7-segment display 갯수는 총 8개 이다.7-segmet는 한 display ... 가 나오게된다. 때문에 최소 1개의 display, 최대 4개의 display를 써야 한다. (dot 은 각 7-segment의 display 자리에 하나씩 있으므로 자리수를 차지하지

리포트 | 15페이지 | 2,000원 | 등록일 2014.04.25

다운로드 장바구니
GPIO 입출력제어 예비보고서

성과 구조적 특성을 지니는 논리 블록을 이용한 복합 프로그램 가능 논리 소자) Module 장착.② 56mm*45mm Module Zone: LED, FND(7 segment LED ... 컨트롤러multiplier(두 주기로)③ 고성능 비휘발성 메모리: 128KB 플래시 메모리(쓰기/지우기 10,000까지 가능): 4KB EEPROM(쓰기/지우기 100,000까지 가능 ... 자들의 편리성이 대폭 향상되었다.: 64KB 외부 메모리 가능: 프로그래밍 잠금 기능 제공: SPI(single program initiator 단일 프로그램 개시) 인터페이스 제공④ 주변

리포트 | 25페이지 | 1,000원 | 등록일 2017.04.02

다운로드 장바구니
마이크로 프로세서 Term_AVR 제어

244 to make 1sec.def flag = r19 ; LED input/ouput, segment / remotecon IR_reciever.def segen= r20 ... byte)ldi ZL, LOW(2*CmdCursor) ; we have to multiply 2 at the starting indexrcall PutStringP ;RET ... ";* Title : UART Test Routine #2;* Date : 12.11.03;* Version :1.0;* Target MCU :ATmega128

리포트 | 22페이지 | 4,000원 | 등록일 2013.10.13

다운로드 장바구니
verilog이용한 자판기설계 코드

verilog를 이용하여 구조적 vending machine 설계입력부 중간부 출력부로 구성되어 있으며 각 구조마다 test bench로 module별 test하나의 완전한 구조로 제작.

리포트 | 2,000원 | 등록일 2015.11.26 | 수정일 2015.12.04

다운로드 장바구니
상부요로 해부학

, Multiplier system)혈관분포신동맥 : 단동맥 (End arteries) : 전, 후 구역동맥 (Anterior, Aosterior segmental artery ... (Perirenal fat)콩팥 근막 혹은 Gerota근막 (Renal fascia, Gerota’s fascia)콩팥은 호흡 혹은 기립 시에 4~5cm정도 상하 이동이 가능하다.콩팥 ... 은 완두콩 모양이다.콩팥동 (Renal sinus), 콩팥문 (Renal hilum), 콩팥 깔대기 (Renal pelvis), 콩팥잔 (Renal calyx), 콩팥동맥

리포트 | 7페이지 | 1,000원 | 등록일 2013.12.07

다운로드 장바구니
verilog 베릴로그 booth multiplier와 CLA로 구현한 자판기 (보고서,발표자료 포함)DE2-70보드 다운가능 v file 포함

을 넣어주면 그 동전의 액면가가 7segment를 통해 나오고, 같은 동작을 반복할 때 마다 금액이 더해져서 넣은 총 금액이 표시됩니다. 그 후에 상품을 의미하는 switch를 토글 ... 1. 프로젝트 소개 (1) 프로젝트 목표 수업시간을 통해 배운 카운터, 가산기, 감산기, Multiplier,와 Sequential 로직을 통합적으로 이용 ... 하여 verilog 설계를 해보는데 목적을 두었습니다. 그 중에서도 Multiplier는 booth 알고리즘을 통하여 설계하고 adder는 carry look ahead adder

리포트 | 21페이지 | 4,000원 | 등록일 2008.12.29

다운로드 장바구니

이전10개12 다음10개

파워링크

신청하기