"FPGA 16스위치"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

FPGA 게임 성결대 논리회로 vhdl 전전설2 verilog 7 세그먼트 출력 세그먼트

판매자 표지는 다운로드시 포함되지 않습니다.

"FPGA 16스위치" 검색결과 1-20 / 73건

FPGA 16스위치에서 7세그먼트출력 & 4비트가산기에서 7비트세그먼트출력

_out을 function에 dis_seg를 사용해서 변환시켜서 대입해서 나온 파형이다.DE2보드 실습결과스위치 맨 첫 번째가 0이라고 했을 때 첫 번째 사진을 보면 2번째 스위치를 켰 ... 기 때문에 1이란 숫자가 나왔고 마찬가지로 두 번째 사진을 봤을 때 3번째 스위치를 켰기 때문에 숫자 2 가 나왔다.파형에 대한 토의A와 B와 c_in을 전가산기를 이용 ... 하여 합산하여 나온 출력값을 dis_seg 을 이용하여 출력 c_out이 최상위비트이고 출력 s인 4bit를 더해서 총 5bit가 나오는 4bits 가산기(스위치입력)의 5개 7-s

리포트 | 10페이지 | 1,500원 | 등록일 2020.10.22 | 수정일 2021.04.15

다운로드 장바구니
판매자 표지

논리회로및실험 레포트

자는 Clock Control Switch를 이용하 여 16개의 클럭을 선택할 수 있습니다. Clock Control Block의 구성은 50 MHz의 오실레 이터와 표시 부, 클럭 제 ... 에 따라 16분주하여 FPGA 디바이스 모듈 로 전달하는 역할을 하고 있습니다.2) 동작장비에서 사용하는 클럭은 기본으로 Base board 에 있는 50 MHz를 가지고 사용하게 됩 ... 니다. 따라서 클럭 제어 스위치를 조절하면 7-Segment에 현재 FPGA 디바이스 모듈로 공급되는 클럭 값이 표시되고 오른 쪽에 있는 LED를 통해 현재 주파수 대역을 확인

리포트 | 15페이지 | 1,000원 | 등록일 2024.07.14

다운로드 장바구니
판매자 표지

성결대 논리회로실습 기말고사

.FPGA 활용 능력1.74163계수기 이용해 12진 계수기 설계하려고 한다.1-1 회로도 빈칸 채우기(74163은 16진 계수기이며 동기식CLEAR동작을 수행)(그림입니다.원본 그림 ... 멀티플렉서 등 조합 논리 회로 설계.순차 논리 회로 설계플립플롭(RS, D, T, JK)을 사용한 레지스터, 카운터 설계.FPGA 및 HDL 실습Verilog 또는 VHDL을 이용 ... 한 디지털 설계 및 FPGA 구현.타이밍 분석프로파게이션 딜레이와 홀드 타임, 설정 시간 등의 이해 및 측정.상태 머신 설계Moore 및 Mealy 머신을 설계하고 시뮬레이션을 통해

시험자료 | 4페이지 | 45,000원 | 등록일 2024.12.06

다운로드 장바구니
전전설2 실험2 예비보고서

하는 Clock을 만들어 사용한다.BUS Switch : 버스(컴퓨터 내·외부 각종 신호원 간의 데이터나 전원 전송용 공통 전송로)의 스위치FND 1 Digit : 가변 숫자 표시기 ... 한다.Schematic 방식으로 설계한 logic을 최종적으로 FPGA Device Configuration 까지 수행해서 동작을 확인한다.2. 배경 이론 및 사전조사[2-1] PROM ... , PAL, CPLD, FPGA 에 대하여 차이점, 장단점을 조사하시오.PROM의 장단점- PROM은 1회에 한해서 새로운 내용을 기록할 수 있는 롬을 말한다. 이 말은 사용

리포트 | 8페이지 | 2,000원 | 등록일 2022.11.30

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(예비) / 2021년도(대면) / A+

들이 있는 채터링을 방지하기 위한 회로가 추가 되어 있어 버튼의 입력을 확실히 받을 수 있다.- BUS Switch: 16버스 입력을 위한 Dip 타입의 스위치이다. 이 스위치에는 채터 ... , FPGA Module, SRAM, Bread Board, RESET Switch, JTAG Port RS232 Port으로 구성되어 있다.(4) Combo 박스의 입력 장치 중 ... 하고 연결함으로써 디지털 회로를 디자인하고, Schematic 방식으로 설계한 logic을 최종적으로 FPGA Device Configuration까지 수행해서 동작을 확인한다.나

리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[논리회로설계실험]VHDL을 활용한 Calculator 설계

(FPGA_RSTB, CLK)딥스위치로 정해진 값을 operad1,2를 통해 입력받고, 버튼이 눌러짐에 따라 연산한다. +스위치를 눌렀을 경우, 단순히 덧셈으로 result값이 결정되지만, ... 1.목적(Purpose)이번실습은, FPGA의 버튼들을 이용하여, 값을 입력하고, 덧셈과 뺄셈 연산을 하는 계산기를 만들어 보는 실습이다. 이전 실습에서 배웠던, LCD의 표시 ... 을 지정해야 하기 때문에, 조건문을 이용하여, 범위마다 나올 계산값을 설정한다.2. 배경이론(Background)1)LCD이전 실습에서와 같이 FPGA의 LCD를 이용한다. 코드

리포트 | 17페이지 | 2,000원 | 등록일 2021.06.26

다운로드 장바구니
서울시립대 전전설2 Lab-02 결과리포트 (2020 최신)

적으로 FPGA Device configuration을 통해 동작을 확인하여 설계 능력을 함양한다.2. 배경이론 및 사전조사ASIC은 Application Specific IC의 약자로 특정 ... )와 FPGA가 있다. Full custom IC는 기본적으로 대량생산에 특화된 IC로 단가가 경제적이다. 집적도가 우수하고 고성능이며 회로의 KNOW-HOW에 대한 기밀 유지 ... 가 가능하다는 추가적인 장점도 있다. 하지만 개발 기간이 길고 전체적인 개발 비용이 비싸다(한 번에 대량생산). 또한 설계 변경하기가 까다롭다. 이에 반해 FPGA는 설계 수정이 쉽

리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
[논리회로설계실험]VHDL을 활용한 LCD설계

1.목적(Purpose)이번실습은 FPGA의 LCD를 조작하는 실습이다. 이전 실습이었던, 7segment를 조작하는 방법과 같이 Process 여러개를 이용하여, 클럭값 ... 문자나 수를 표시하는 장치로, 이번 실습에서 정보를 나타낼 장치이다. 총 16자리, 두줄을 이용하며, LCD를 이용하기 위해, 설정값으로 6자리, 데이터를 표시할 32자리, 줄 ... 할 값을 표시하는 데 이용한다.2-1) Process (FPGA_RSTB, FPGA_CLK,load_100k,cnt_100k)-100khz클럭 설정100khz의 클럭을 설정

리포트 | 7페이지 | 2,000원 | 등록일 2021.06.26

다운로드 장바구니
서울시립대 전전설2 Lab-02 예비리포트 (2020 최신)

적으로 FPGA Device configuration을 통해 동작을 확인하여 설계 능력을 함양한다.2. 배경이론 및 사전조사ASIC은 Application Specific IC의 약자로 특정 ... )와 FPGA가 있다. Full custom IC는 기본적으로 대량생산에 특화된 IC로 단가가 경제적이다. 집적도가 우수하고 고성능이며 회로의 KNOW-HOW에 대한 기밀 유지 ... 가 가능하다는 추가적인 장점도 있다. 하지만 개발 기간이 길고 전체적인 개발 비용이 비싸다(한 번에 대량생산). 또한 설계 변경하기가 까다롭다. 이에 반해 FPGA는 설계 수정이 쉽

리포트 | 10페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
7세그먼트FND디코더 verilog 설계

제목7-세그먼트 FND 디코더 설계실습 목적하나의 7-세그먼트 FND는 한 자리의 16진수를 출력할 수 있다. FPGA에서 한 자리의 16진수는 4비트에 저장되며, 7-세그먼트 ... 에 출력하려면 디코딩해야한다. 이 실습에서는 스위치 입력으로 저장된 0x0~0xF사이의 한 자리 16진수를 한 자리 7-세그먼트에 출력하고, 8비트의 슬라이드 스위치로 입력된 두 ... 자리 16진수를 출력하기 위해 디코더를 설계한다,실습 내용실습결과논리식공통 음극 방식 7-세그먼트 디코더 진리표10진수입력(bcd[3:0])출력(fnd_data[7:0])bcd[3

리포트 | 4페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
판매자 표지

LIG넥스원 생산관리직 합격자소서

활동을 통해 직무 역량을 키웠습니다.첫째, Synopsys사 Hspice, Custom Compiler, WaveView 툴을 활용해 16bit Adder 설계 목표를 달성 ... 으로써 더욱 빠른 Adder를 설계할 수 있었습니다. 이를 통해 Linux 활용법 및 FPGA-Design Flow를 상세히 배워 설계에 대한 이해도를 높였습니다.둘째, '마이크로 ... 스위치 제작 과제가 주어졌습니다. 이를 위해 MPLAB 툴과 C언어를 활용해 스위치 구현에 나섰습니다. 처음엔 하나의 스위치가 다른 두 스위치 동작에 영향을 주도록 설계

자기소개서 | 3페이지 | 3,000원 | 등록일 2024.02.07

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 3주차 결과레포트 (A+자료) - Decoder, 7-Segment Display

한 뒤, FPGA에 설치하여 동작을 확인해보았다. SEQ 그림 \* alphabetic a그림 – 00과 01그림6 – 10과 11step2 에서와 똑같이 작동하는 모습을 확인 ... 출력이 동시에 high가 되는 모습을 볼 수 있었다.STEP 7:두 개 이상의 스위치가 동시에 눌리는 경우를 고려하기 위해진리표에서 don’t care를 이용해 입력에 우선순위 ... – ISE 회로그림22의 회로를 FPGA로 구현한 후 작동을 확인해보자그림23step6와 다른 점은 두 개 이상의 입력이 동시에 눌렸을 경우이다.그림20을 보면, DIO1과 DIO2

리포트 | 34페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
임베디드 시스템 레포트

Report # 2.I. Define the following terminologies.1. Floating in Electrical Signal- 플로팅 상태는 스위치가 열렸 ... .16V로 TTL 보다도 적다.3) CMOS : 잡음 여유가 약 1.5V로 크다.2. PLD(Programmable Logic Devices)(1) GAL: Generic Array ... 는 PAL과 달리 전기적으로 여러번 사용이 가능하다.(2) CPLD / FPGA1) CPLD : Complex Programmable Logic Device으로 복합 프로그래머블 논리

리포트 | 5페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
디지털 시스템 설계 및 실습 7-세그먼트 FND 디코더 설계 verilog

7-세그먼트 디코더 설계1. 실습 목적하나의 7-세그먼트 FND는 한 자리의 16진수를 출력할 수 있다. FPGA에서 한 자리의 16진수는 4비트에 저장되며, 7-세그먼트에 출력 ... 하려면 디코딩 해야 한다. 이 실습에서는 스위치 입력으로 저장된 0x0~0xF 사이의 한 자리 16진수를 한 자리 7-세그먼트에 출력하고, 8비트의 슬라이드 스위치로 입력된 두 ... 자리 16진수를 출력하기 위해 디코더를 설계한다.2. 7-세그먼트 FND 디코더의 진리표10진수입력출력bcd[3]bcd[2]bcd[1]bcd[0]abcdefg

리포트 | 5페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
서울시립대학교 전전설2 2주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

switch버튼 스위치는 2가지 타입이 존재하는데, 여기서 활용된 타입을 따로 표기해 놓진 않아서 테스트가 필요할 것 같다. 간단히 설명하자면, 버튼을 누르는 동안 전류가 흐르는 타입 ... 과 버튼을 누르는 동안 전류를 차단하는 타입이 존재한다.- Dip switch수동으로 전류를 on off하는 스위치이다.- FNDFND(Flexible Numeric Display ... .‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 14라. Results of Lab 4.‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 16바. Results of

리포트 | 27페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
디시설 - 7-세그먼트 디코더 설계

제목7-세그먼트 디코더 설계실습 목적하나의 7-세그먼트 FND는 한 자리의 16진수를 출력할 수 있다. FPGA에서 한 자리의 16진수는 4비트에 저장되며, 7-세그먼트에 출력 ... 하려면 디코딩해야 한다. 이 실습에서는 스위치 입력으로 저장된 0x0~0xF 사이의 한 자리 16지수를 한자리 7-세그먼트에 출력하며 스위칭 인코더와 7-세그먼트 디코더의 동작특성 ... 에 할당한다.② 36행의 When others => null; 구문을 통해서 스위치는 모두 16비트이므로, 65,536가지 경우가 있을 수 있지만, 이 가운데 16가지 경우만 입력으로 사용되고, 나머지의 경우는 사용하지 않는다.

리포트 | 7페이지 | 1,000원 | 등록일 2019.07.20

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (10) Final Project

_, PIEZO, LED를 갖는다. 처음부터 각각 리셋, 메인클럭 1㎒, LCD 인에이블, LCD 레지스터 선택, LCD 데이터, 버튼 스위치 1 ~ 16, 피에조, LED와 연결된다.또한 ... Watchpost-lab reportⅠ. 서론11. 실험 목적본 보고서에서는 베릴로그 HDL과 FPGA를 사용하여 디지털 시계를 설계한다. 이 디지털 시계는 [표 1]의 필수 동작과 선택 ... .□ 버튼 스위치로 값을 변경.□ 시는 AM/PM 0 ~ 11 또는 0 ~ 23으로 표현.□ 시간의 RESET, STOP 기능 구현.3)스톱워치 기능□ 0.01초까지 표기.□ 시간

리포트 | 110페이지 | 10,000원 | 등록일 2019.10.13 | 수정일 2021.04.29

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - Adders

Combinational Design Process⑴ Truth table too big-2-bit adder’s truth table shown :2 ^{(2+2)} `=`16 rows-8 ... -bit adder :2 ^{(8+8)} `=`65,536 rows-16-bit adder :2 ^{(16+16)} `=`~4 billion rows-32-bit adder ... top-level Verilog module that instantiates four instances of this full adder.2. Use switchesSW _{7-4

리포트 | 12페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
A+ 디지털 시스템 실험 Random Access Memory (RAM) <9주차 결과보고서>

*************1100110111011111111111[그림 4] 16x4 RAM FPGA 결과[그림 5] 16x4 RAM FPGA 결과토의Verilog로 RAM을 구현 ... 을 각각 정의했고, 두 번째 코드는 첫 번째 코드를 간략화 시켜 가독성을 높였다. 딥 스위치로 입력 비트를, 버튼 스위치로 읽기와 쓰기 비트를 인가시켜 FPGA 보드로 확인한 결과 ... Random Access Memory (RAM)실험목표① 16X4 RAM(Random Access Memory)를 설계한다.② 자율적으로 메모리를 활용한 새로운 모듈을 설계한다.실험결과1

리포트 | 4페이지 | 1,500원 | 등록일 2017.07.05

다운로드 장바구니
FPGA 프로젝트 보고서 (MPU설계) (Digital Systems Design Using Verilog)

FPGA PROject 보고서microprocessor 소개본 microprocessor는 opcode 명령어를 읽어드리고, 해독하여 작업을 수행하는 fetch decode ... execute 동작을 구현하였으며, 정해진 명령에 따라 레지스터 연산, 산술 연산, 논리 연산등을 수행한다. 기본적인 opcode는 16bit이며, operand A의 주소 ... Control_Block(input CLK_In,input [3:0] User_input0,//slide switch inputinput [3:0] User_input1,//push

리포트 | 37페이지 | 2,000원 | 등록일 2020.03.12 | 수정일 2020.03.14

다운로드 장바구니

이전10개12 3 4 다음10개

파워링크

신청하기