"Clock설정"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

atmega128 디지털 시계 홍익대 실험4 전전설2 vhdl verilog 시계 digital clock atmega128 프로젝트

판매자 표지는 다운로드시 포함되지 않습니다.

"Clock설정" 검색결과 1-20 / 581건

RENESAS RL78 G14 Clock설정, WatchDog 예제 Code

"RENESAS RL78 G14 Clock설정, WatchDog 예제 Code"에 대한 내용입니다.

리포트 | 1,000원 | 등록일 2023.11.09

다운로드 장바구니
데구알 과제3 BST 코드/설명

코드 실행 방법:1. Visual Studio Code 실행2. 코드 작성3. 실행

리포트 | 9,500원 | 등록일 2023.08.17 | 수정일 2023.08.31

다운로드 장바구니
베릴로그(verilog) HDL 시계 프로젝트

목 차1. 프로젝트 목적2. 설계 및 분석2-1 Alarm Clock Module2-2 Alarm Clock Module Simulation Analysis2-3 ... Stopwatch Module2-4 Stopwatch Module Simulation Analysis2-5 Clock Generator Module2-6 Clock Generator Module ... Simulation Analysis2-7 Top Module2-8 Top Module Simulation Analysis3. Testbench3.1 Alarm Clock

리포트 | 17페이지 | 3,000원 | 등록일 2022.04.15 | 수정일 2024.04.08

다운로드 장바구니
순차 논리 회로 기초 결과보고서

가 switch input으로 설정해주었다. Clock pulse가 0인 경우와 1인 경우를 먼저 나누었고, 1인 경우에는 상승 엣지에 따라 T, Q의 상태에 따라 출력값이 달라지도록 코드 ... ) 아두이노 보드의 디지털 입력 중 하나를 플립플롭의 Clock으로 사용하고 함수발생기를 이용하여 0-5V 100Hz의 구형파를 발생시켜 입력한다.3) D 플립플롭의 이론적인 진리표와 같 ... 은 결과(Q)가 디지털 출력으로 나오도록 프로그램을 작성한다.(4) 컴파일 및 업로드한 후 D 입력을 바꾸어가며 그 결과를 확인한다.Clock pulseSWLED(Q)예상값측정값5

리포트 | 7페이지 | 1,000원 | 등록일 2021.09.25

다운로드 장바구니
Atmega128을 이용한 서보모터(sg90) 제어

카운트 찾기 3. 그에 따른 TCNTn의 초기값을 설정 [Fast PWM Mode] : OCn을 조정하여 원하는 Duty 비의 Clock을 만들 수 있는 Mode이론적 배경 [ F ... TIMER / COUNTER이론적 배경 Counter : Clock의 Rising 수를 카운팅하는 것 Timer : Clock 입력을 원하는 주기로 넣어 시간을 세는 것 ... Prescaler : 주기를 n배수로 늘려주는 것이론적 배경 [TIMER 주기 조정하기] 주기 = (Prescale)*(카운트) / 진동수 = 1. 원하는 주기 설정 2. 주기에 따른

리포트 | 8페이지 | 1,000원 | 등록일 2021.05.17

다운로드 장바구니
충북대 디지털시스템설계 결과보고서5

_Switch, LED 제어에 필요한 KEY를 설정하고 output은 LED를 설정한다. LED 제어 모듈을 구동시키기 위한 Clock은 24MHz이므로 clock_12MHz를 PLL24 ... ControllerTop module codeinput은 외부에서 FPGA에 기본으로 입력되는 Clock인 clock_12MHz, RESET, Mode를 선택할 수 있는 Mode ... 은 Top module의 것과 동일하다. Top module에서 입력받은 24MHz Clock으로 0부터 24M를 세는 1 sec counter를 설계하고 이를 이용하여 1 sec

리포트 | 8페이지 | 1,500원 | 등록일 2022.02.12 | 수정일 2022.02.14

다운로드 장바구니
[서울시립대] A+ 전자전기컴퓨터설계2(mealy,moore,코드포함) 7주차예비레포트

전자전기컴퓨터설계실험 2예비 레포트실험 제7주(2021. 11. 09)Lab#07 Sequential_Logic_Design_Ⅱ@ FSM and Clocked_Counter학번 ... .Input : Clock, Reset, Up, Load, Load EnableOutput : Count OutClock이 Rising Edge일 때 Up이 1이면 Count Out ... 수정이 제대로 반영이 안돼서 오류가 났었다.=> simulation=> 실습을 위한 PIN번호 설정reset이 57번 핀에 배치되어있다.● Design a 8-bit up/down

리포트 | 14페이지 | 1,000원 | 등록일 2021.12.30

다운로드 장바구니
[A+] 중앙대 아날로그 및 디지털 회로설계실습 타이머 인터럽트를 이용한 LED 점등 설계 실습 예비보고서

- AVR 마이크로 컨트롤러의 타이머 인터럽트 동작 원리의 습득- 타이머 인터럽트 관련 Register 들의 설정 방법 습득3-2. 실습 준비물부품ATmega128A EVM1개3 ... -3. 설계실습 계획서3-3-1. 표 3-1의 어셈블리 코드는 타이머 인터럽트를 사용하여 LED를 점등하는 예제로, 타이머 인터럽트는 1초마다 (1Hz)이 걸리도록 설정되어 있 ... 3B 레지스터를 수정하여 prescaler 값을 바꾸어 타이머 인터럽트의 주기를 0.25초 (4Hz) 로 설정하라.다음은 코드 중 Power-on Routine과 Main

리포트 | 5페이지 | 1,000원 | 등록일 2021.09.01

다운로드 장바구니
color_sensor_code

Output 핀 설정//PD 3-0// D3:S3, D2:S2, D1:S1, D0:S0#define PD3 (*((volatile unsigned long *)0x40007020 ... ;Delayms(500);GPIO_PORTE_DATA_R &= ~0x04;Delayms(500);}//PD3210:TIVA_Output -> TCS3200#define CLOCK ... _GPIOD 0x08#define PD3210_HIGH 0x0F //PD3-0 == 0x0Fvoid PortD_Init() {SYSCTL_RCGC2_R |= CLOCK_GPIOD

리포트 | 12페이지 | 15,000원 | 등록일 2021.12.05

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 통신실험 결과보고서13

Sequency Generator에서 INTEGRAL CLOCK PERIODS를 01로 설정한다. LOAD 버튼을 몇 번 누른다. COARSE와 FINE FRACTIONAL CLOCK ... 로 한다.3. 그림 5.28을과 같이 연결한다.4. 아래와 같이 설정한다.5. Clock Generator에서 MASTER CLOCK FREQUENCY를 Frequency ... 을 Signal Interruptor/Selector의 SELECTOR 1 OUTPUT에 연결한다. 오실로스코프에서, 채널1을 5V/DIV로 설정하고, Time Base를 0.2ms/DIV

리포트 | 23페이지 | 1,500원 | 등록일 2021.10.24

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 통신실험 예비보고서13

는가? 설명하라.18. Pseudo-Random Binary Sequency Generator에서 INTEGRAL CLOCK PERIODS를 01로 설정한다. LOAD 버튼을 몇 ... V/DIV로 설정하고, Time Base를 0.2ms/DIV로 설정한다.Signal Interruptor/Selector를 사용해서 다음 신호를 선택한다.오실로스코프의 화면을 관찰 ... 를 적V로 설정한다. Signal Interruptor/Selector를 사용해서 다음 신호를 선택한다.오실로스코프의 두 개의 신호가 phase가 있지 않다면 연결을 끊는다. 그리고

리포트 | 12페이지 | 1,500원 | 등록일 2021.10.24

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 통신실험 예비보고서10

와 유사한가?11. 샘플링 주파수를 증가시키면 재생된 신호는 어떻게 되겠는가?Clock Generator의 Clock output 2에 연결된 케이블을 Clock output 1 ... d- Spectrum Analyzer(9405)- Oscilloscope4) 실험과정1. 그림 5-32와 같이 모듈을 설정한다. OUTPUT LEVEL과 GAIN 조절을 MIN ... 과 CAL 위치에 놓고, 장치의 전원을 켠다.2. 그림 5-3처럼 만들고 다음 연결을 한다.- Clock Generator의 OUTPUT 3에 BNC T-connector을 설치한다.

리포트 | 12페이지 | 1,500원 | 등록일 2021.10.24

다운로드 장바구니
판매자 표지

논리설계 및 실험 13 레포트 (베릴로그 HDL 4)

Chapter 1. 실험 목적- 클락 분주(Clock Divider)와 지금까지 배운 verilog 기초 지식들을 바탕으로 초시계를 만들어 보자Chapter 2. 관련 이론1 ... . 실험 내용 및 Verilog HDL 코드-> 4개의 코드를 위와 같이 구성할 것이다. (Top-module은 seg_test로 설정)① seg_dec 코드-> input 4bit

리포트 | 7페이지 | 2,000원 | 등록일 2025.01.20

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 통신실험 예비보고서결과보고서8

.신이 단지 기준선의 오른쪽으로 스펙트럼에 흥미가 있는 것을 생각해라. 기준선의 오른쪽 스펙트럼 선의 높이를 그렇게 설정하고 다른 것들은 무시한다.기준선이 숫자로 나타낸 바와 같이 ... PCM Decoder와 Clock Generator를 조정한다.7. Figure 2-11을 참조하고, PCM Decoder의 AUDIO OUTPUT에 BNC T-connector ... 성에 의한 오차를 감안하여 그보다 좀 큰 값으로 설정해야 한다.Exercise 2. Characteristics of Quantization Noise1. module을 2.24와 같이

리포트 | 15페이지 | 1,500원 | 등록일 2021.10.24

다운로드 장바구니
쉽게 배우는 AVR ATmega128 마이크로컨트롤러 11장연습문제

이 슬레이브로 동작한다.5. CPOL(Clock Polarity)- 대기상태에서 SCK클럭 신호의 극성을 설정하는 비트로서, CPOL=1로 하면 데이터 전송이 되지 않을 때 SCK ... Output Slave Input), MISO(Mater Input Slave Ouput), SCK(SPI Clock), SS(Slave Select)를 사용하여 마이스와 슬레이브 간 ... 한다. 마스터 모드에서 핀(PB0)이 출력으로 자동 설정되지 않으므로 DDRB0=1로 하여 출력으로 설정해야한다.SS가 LOW를 출력하여 슬레이브를 지정한 후, 전송 데이터를 SPDR

리포트 | 3페이지 | 1,000원 | 등록일 2020.12.06 | 수정일 2021.06.18

다운로드 장바구니
판매자 표지

Serial Communication

Control Register)- SPI 통신의 여러 가지 설정들을 담당.- 레지스터 내 각각의 bit값을 결정하여 기능을 담당하는 모듈의 역할을 바꿔준다.- SPCR 레지스터를 설정 ... , LSB로 할것인지 결정)? MSTR : Master / Slave 여부 결정? CPOL : Clock의 형태? CPHA : 데이터 읽기 시점을 결정? SPR1 : Clock의 속도 ... 를 결정? SPR0 : Clock의 속도를 결정2) SPSR- SPI 통신의 데이터 전송여부등을 확인할 수 있는 레지스터이다.- 실제 활용되는 bit는 0번, 6번, 7번 비트

리포트 | 3페이지 | 1,000원 | 등록일 2022.04.07

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 6주차

는 posedge, 하강하는 것은 negedge를 사용하는 것을 알게 됐고, 핀 설정에서 clk(클럭)의 역할을 하는 입력을 사용할 때는 “NET “clk” CLOCK ... SETRESETOUTPUT00변화없음01Q = 1 / Q’= 010Q = 0 / Q’= 111알수없는 값(3) S-R FlipFlopS-R 래치에 Clock라는 입력을 추가한 회로로써 이번에 만들어볼 ... 회로는 “상승모서리 트리거 방식”이다. 따라서 Clock가 올라갈 때 값이 변화하고 내려갈 땐 값의 변화가 없다. 나오는 결과값은 위에서의 S-R Latch와 같은 결과값

리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

다운로드 장바구니
판매자 표지

중앙대학교 컴퓨터구조 A+ 기말고사 오픈북 참고자료

대신 예외에 맞는 처리기 주소로 직접 점프할 수도 있음.EX단계에서 산술 오버플로우가 난 경우: Flush, Ctrl Sig 0, Cause / EPC Reg 값 설정 ... - Write-around: 캐시 건너뛰고 바로 메모리로. 초기화에 좋음Performance(CPU time) = (Clock cycles) × (Clock period ... )= (CPU execution+ mem-stall)CC × (Clock period)-> CPU execution CC에는 cache-hit의 경우가 포함됨-> (CPU execution

시험자료 | 3페이지 | 3,000원 | 등록일 2025.04.15

다운로드 장바구니
판매자 표지

아날로그 및 디지털 회로 설계 실습 결과보고서12 Stopwatch설계

카운터 회로 테스트Fucntion generator를 이용하여 사용하고자 하는 1Hz의 Clock 신호를 만들어낸다. (Frequency : 1Hz, Function : square ... -wave, Amplitude : 0~5V)위의 사진중 좌측의 사진처럼 Frequency, Amplitude, Offset voltage를 설정한 결과, 우측 ... 의 oscilloscope로 회로에 연결한 상태에서 입력 CLK신호를 측정해보니 목표하는 Clock 신호를 만들어 냈음을 확인할 수 있었다.(A)에서 생성된 Clock신호를 BCD카운터(10진 카운터

리포트 | 13페이지 | 2,000원 | 등록일 2023.09.05 | 수정일 2023.10.24

다운로드 장바구니
판매자 표지

논리회로및실험 레포트

II 프로그램을 설치 해본다.2. 실습내용:1. Clock Control Block1) 구성사용자가 원하는 클럭을 간단한 스위치의 조작으로 입력 받아 사용할 수 있습니다. 사용 ... 자는 Clock Control Switch를 이용하 여 16개의 클럭을 선택할 수 있습니다. Clock Control Block의 구성은 50 MHz의 오실레 이터와 표시 부, 클럭 제 ... 을 하할 수 있습니다. 표에서는 Clock Select 스위 치에 따른 출력 주파수를 확인할 수 있습니다. 장비에서는 출력 클럭의 확인은 3개의 Segment를 이용하여 주파수 값

리포트 | 15페이지 | 1,000원 | 등록일 2024.07.14

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기