"BCD verilog"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog FPGA verilog 0~99 bcd 세븐 세그먼트 전전설2 verilog 계산기 7 segment verilog

판매자 표지는 다운로드시 포함되지 않습니다.

"BCD verilog" 검색결과 1-20 / 121건

BCD가산기 verilog 설계

한다.실습 내용실습결과Verilog설계- BCD 가산기의 Verilog 코드 기술BCD_ADDERtb_BCD_ADDERmodule BCD_ADDER(A,B,C,RESULT ... 제목BCD 가산기 설계실습 목적BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이다. 일상생활에서는 10진수를 사용하지만 디지털 연산은 2진수를 기반으로 하 ... 므로, 디지털 연산에 의한 결과는 10진수로 변환되어야 한다. 이 실습에서는 BCD로 입력되는 두 수를 더한 2진 결과를 다시 BCD로 출력하기 위해 BCD로 변환하는 과정을 실습

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
디지털논리회로실험(Verilog HDL) -BCD counter, HEELO shifter

위해 26bit가 필요함- 50,000[Hz]*1,000[ms] = 50,000,000◉Behavioral Verilog ⓵ Initial-Behavior block ... -Conditionally “execute” inside of always block< 중 략 >2.실험2.1 Part Ⅳ : BCD 카운터 설계◉실험목적 : 50-MHz clock

리포트 | 6페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
디지털 시스템 설계 - BCD to 7 Segment (verilog로 구현)

[Report]디지털 시스템 설계- BCD to 7 Segment -BCD_in = 4'b1111로 바꾸어 default 값 00000001이 나오는지 확인하였습니다.

리포트 | 3페이지 | 1,500원 | 등록일 2014.11.21 | 수정일 2015.10.21

다운로드 장바구니
인하대학교 디지털시스템설계 (verilog) 2 out of 5 code BCD 설계

1. 과제목적1. always 구문의 사용법을 익히기2. case 구문의 사용법을 익히기3. Logic 블록도 및 시물레이션 파형 확인방법을 익히기8. 고찰2-out-of-5 코드에 대해 알아보았다. 모든 수에 대해 1은 2개 0은 3개이다. 그리고 10진수가 1증가할..

리포트 | 8페이지 | 1,200원 | 등록일 2017.01.06

다운로드 장바구니
디지털 시스템 실험, Verilog 코딩, Adder/Subtractor/Multiplier/Divider, Binary to BCD 설계, FPGA보드 결과 포함

/Subtractor를 구현하고 FPGA 보드에연결하여 올바르게 작동하는지 확인하였다.6. Binary to BCD코드를 모델심에서 시뮬레이션을 돌려보았다.Pin Planner ... exclusive or 게이트 하나와 and gate 하나를 이용하여 Coding이 가능하다. 그리고 Full Adder는 처음에 예비보고서에 Verilog에 배열을 이용하여 4'b

리포트 | 5페이지 | 2,500원 | 등록일 2015.12.05 | 수정일 2018.05.23

다운로드 장바구니
알테라 Verilog를 이용하여 학번출력(jk플립플롭,bcd카운터포함)

module을 사용하여 만들었습니다.bcd리플카운터(jk플립플롭)로 구현하였습니다.주석 달아놨습니다.학번출력 소스도 파일에 포함시켰습니다

리포트 | 5,000원 | 등록일 2012.06.25

다운로드 장바구니
[verilog]BCD 덧셈기와 Finite state machine을 사용하는 간단한 게임기 설계

●BCD 1자리는 4비트로 구성되기 때문에 입력 값을 4비트로 받는다.●BCD 1자리와 1자리를 더해서 캐리가 발생하면 cout에 저장한다.●보정 여부를 결정하기 위해서 덧셈 ... 하였으므로 값을 버리고 4비트 값만 sum에 저장하게 된다.(1) Go 입력에 대한 PB 스위치를 누르면 BCD 카운터가 동작한다. (초기 Idle 상태)(2) Go SW ... 를 떼면 두 개의 카운터 출력을 BCD 덧셈기로 더한 값을 레지스터에 저장한다. 이 레지스터를 PR (Point Register)라 명명한다. PR 레지스터는 4비트(BCD값 저장

리포트 | 17페이지 | 5,000원 | 등록일 2013.12.26 | 수정일 2023.03.10

다운로드 장바구니
[Flowrian] BCD/Decade Up/Down Counter (TTL 74192) 회로의 Verilog 설계 및 검증

동작 사양- 본 회로는 0~9 사이의 값을 4 비트 이진수로 출력하는데 증가하는 방향으로 혹은 감소하는 방향으로 카운팅하는 카운터 회로 (TTL 74192) 이다. 다른 카운터와 다른 특징은 카운팅 증가와 감소 클럭이 별개로 사용된다는 점이다.- 본 회로의 몇가지 특징..

리포트 | 9페이지 | 1,000원 | 등록일 2012.10.02

다운로드 장바구니
디지털시스템실험, Verilog를 이용해 BCD to 7 segment를 통한 계산기 설계 및 구현, FPGA보드 결과 포함

을 verilog로 구현한 최종 모듈이다. 4bit input을 BCD로 바꾸고 이를 2개의 7segment로 변환한 후 controller를 통하여 각각 10의자리 1의자리를 표현하게 한다.6 ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서실험제목BCD to 7 Segment, 7 Segment를 통한 계산기 설계 및 ... 구현실험목표1. BCD 입력을 7-segment로 출력하는 디지털 회로 설계2. Clock을 이용하여 7-Segment를 순차적으로 표현하는 Controller 구현3. 가산기

리포트 | 5페이지 | 2,500원 | 등록일 2015.12.05 | 수정일 2018.05.23

다운로드 장바구니
[Flowrian] BCD to Seven Segment 변환기의 Verilog 설계 및 시뮬레이션 검증

BCD to Seven Segment 변환기의 동작은 Verilog 언어가 제공하는 3가지 방식, Dataflow, Behavior, Structure 관점에서 전가산기의 논리 ... 동작을 모델링한다.Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. BCD to Seven Segment 변환기의 사양2 ... . Dataflow 형식 BCD to Seven Segment 변환기의 Verilog 설계 및 검증3. Behavior 형식 BCD to Seven Segment 변환기의 Verilog 설계 및

리포트 | 18페이지 | 1,000원 | 등록일 2011.10.31

다운로드 장바구니
[Flowrian] BCD to 7-Segment Decoder (TTL 7448)의 Verilog 설계 및 시뮬레이션 검증

TTL 7448 회로는 4 비트의 BCD 값을 받아 7 세그멘트 (Segment) LED를 구동하는 신호로 변환하는 디코더 회로이다. TTL 7448 회로에 대한 문서에는 게이트 ... 는 RTL 수준의 코드에서 자동으로 생성될 수 있고, Verilog 언어로 설계를 배우는 독자에게는 RTL 수준의 코드가 보다 교육적이기 때문이다.TTL 7447 회로와 논리적 동작 ... 은 동일하나 7 세그멘트를 Active High 로 구동시킨다는 점이 다르다.즉, 논리값 `1` 에서 세그멘트 LED 가 켜진다는 의미이다. 설계는 Verilog 언어를 이용

리포트 | 10페이지 | 1,000원 | 등록일 2012.05.07

다운로드 장바구니
[Flowrian] BCD to 7-Segment Decoder/Driver (TTL 7447)의 Verilog 설계 및 시뮬레이션 검증

- TTL 7447 회로는 4 비트의 BCD 값을 받아 7 세그멘트 (segment) LED를 구동하는 신호로 변환하는 디코더 회로이다.- TTL 7447 회로에 대한 문서 ... 회로는 RTL 수준의 코드에서 자동으로 생성될 수 있고, Verilog 언어로 설꼐를 배우는 독자에게는 RTL 수준의 코드가 보다 교육적이기 때문이다._TTL 7447 회로 ... 에서 BCD 값을 나타내는 4 비트 입력단자 {D. C. B. A}는 단자 D 가 MSB 이고, A 가 LSB이며, Active High로 동작한다.

리포트 | 10페이지 | 1,000원 | 등록일 2012.05.07

다운로드 장바구니
verilog를 이용하여 0~99까지 segment에 출력할수있는 bcd카운터 설계

를 하다가 시행착오로 인해서 책에 있는 BCD 리플카운터 그림을 보고 verilog를 구현 하였다.2.회로도3.Verilog code//bcd count to 7segment ... ☆목적:0에서 99까지 segment에 표시하는 프로그램 구현■BCD counter 설계1. 1~9까지의 bcd 카운터 상태표현재상태n다음상태 ... 으로 돌아간다2.K-MAP에서 값 구하기AB CD*************11XXXX10XXXX위의 맵에서 간략화 하면JA=BCD 인 것을 알수 있고 다른 값들도 k map으로 구할수 있

리포트 | 9페이지 | 1,500원 | 등록일 2008.07.31

다운로드 장바구니
판매자 표지

BCD code, 세븐 세그먼트에 대한 이론 및 회로

1. 실험 제목BCD code, 세븐 세그먼트에 대한 이론 및 회로2. 실험 장비 및 부품Digilent Nexys4 FPGA BoardVivado Design Suite ... 2014.43. 관련 이론(1) BCD codeBCD는 Binary Coded Decimal의 약자로서 이진코드의 십진화를 의미한다. 일반적으로 BCD 코드란 8421코드를 의미하며 각 ... 비트의 자리값은 MSB에서부터 8,4,2,1로 되기 때문에 가중코드라고 한다. BCD코드에서는 10진수의 한자리 수인 0~9까지만을 숫자로 표현하고 그 이상의 숫자에서 대해서

리포트 | 5페이지 | 2,500원 | 등록일 2023.06.22

다운로드 장바구니
업다운 카운터 verilog 설계

알아본다.실습 내용실습결과Verilog설계-BCD 동기식 카운터의 상태도- BCD 가산기의 Verilog 코드 기술counter.vtb_counter.vmodule counter(clk ... 제목동기식 BCD 카운터 설계실습 목적동기식 카운터는 순차논리회로에서 예제로 가장 많이 사용된다. 일상샐활에서는 10진수를 주로 사용하므로, 이 실습에서는 10진수를 2진수 ... 로 표현하는 BCD 카운터를 설계한다. BCD 카운터는 0에서 9까지 카운트하므로 앞에서 설계한 Up_down 카운터와 마찬가지로 10개의 상태를 정의하고, 클럭의 상승 에지에서 1

리포트 | 3페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
BCD 가산기 설계 결과보고서

디지털시스템 설계 실습 7주차 결과보고서학과전자공학과학년3학번성명※BCD 가산기 설계1. 그림[3-46]의 블록도와 같이 두 BCD의 입력을 받아 7-세그먼트 FND에 BCD ... 를 출력하는 BCD가산기를 설계하라. 설계는 두 입력을 4비트 가산기로 더한 후, 결과를 다시 BCD로 변환하는 과정을 구성한다.2. 설계된 BCD 가산기를 컴파일, 시물레이션하라 ... “1101”“0010”0B2. n비트 가산기/감산기의 예에서 입출력 비트 수가 많아질수록 Schematic으로 설계 할 때와 Verilog 또는 VHDL로 설계할 때의 장단점을 설명

리포트 | 3페이지 | 2,000원 | 등록일 2021.04.16 | 수정일 2024.01.29

다운로드 장바구니
fpga bcdconverter

tens=4 units=9Discussion. - Verilog Coding을 시작하기 전 작성한 Block Diagram7개의 모듈로 bcd output을 찾을수 있다.- 작성 ... 한 Verilog Module에 대한 설명Binary to bcd converter module의 원리는 4가지 방법으로 설명가능하다. 본 설계에는 입력을 8비트로한다.1 ... . - Verilog Coding을 시작하기 전 작성한 Block Diagram- 작성한 Verilog Module에 대한 설명Binary to bcd converter

리포트 | 20페이지 | 2,000원 | 등록일 2021.05.05

다운로드 장바구니
[서울시립대] A+ 전자전기컴퓨터설계2(Bcd converter 코드포함) 5주차예비레포트

=> MODULE=> VERILOG CODE=>SIMULATION(alway문 사이에서 300초 단위로 반복됨을 알 수 있다.)=> UCF(PIN 설정)● 아래 표를 참조하여 BCD to ... 해내자K-MAPOUTPUT=> 4bit converter(bcd to excess 3) module=> 8bit로 확장=> verilog text=> simulation=> ucf(PIN 설정] ... : BUS Switch 3, 4입력 S : BUS Switch 8출력 Q : LED 1, 2=> module=> verilog text=> simulation=> 실습을 위한 PIN

리포트 | 14페이지 | 1,000원 | 등록일 2021.12.30

다운로드 장바구니
Vivado를 이용한 BCD to 7segment decoder의 구현 예비레포트

주제- 7segment와 ALU의 Symbol 및 동작원리를 이해한다.- 7segment를 동작 시키기 위한 BCD-to7segment의 동작원리를 이해하고 Verilog를 통하 ... Vivado를 이용한 BCD to 7segment decoder의 구현예비레포트1. 실험 제목1) Vivado를 이용한 BCD to 7segment decoder의 구현2. 실험 ... 여 구현하는 방법을 익힌다.- Verilog로 구현한 Adder를 FPGA보드의 7segment를 통하여 구현하는 방법을 익힌다.3 관련 이론1. ALU (Arithmetic

리포트 | 4페이지 | 1,000원 | 등록일 2022.08.26 | 수정일 2022.08.29

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab08(예비) / 2021년도(대면) / A+

Pre-reportPeripherals날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 7-segment, Piezo 등 주변 ... HBE Combo-II SE3. Prelab(1) [실습 5]를 위하여 binary to BCD conversion algorithm에 대하여 조사하시오.- BCD(Binary-c ... 에 일부 프로세서는 아예 BCD로 덧셈과 뺄셈 등의 간단한 연산을 할 수 있는 명령을 갖추고 있다.- 규칙: 이진화 십진법에서 십진법의 각 자리는 다음 표에 따라 네 개의 비트로 변환

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니

이전10개12 3 4 5 6 7 다음10개

파워링크

신청하기