"16BIT"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

atmega128 컴퓨터구조 족보 atmega128 프로젝트 컴퓨터네트워크 컴활2급 ipv6 atmega128 선풍기 verilog 컴활 1급 필기 7 세그먼트

판매자 표지는 다운로드시 포함되지 않습니다.

"16BIT" 검색결과 1-20 / 8,565건

UICC 16bit 상에서의 LEA 구현 적합성 연구 (A LEA Implementation study on UICC-16bit)

한국정보보호학회 김현일, 박철희, 홍도원, 서창호

논문 | 8페이지 | 무료 | 등록일 2025.05.21 | 수정일 2025.05.23

다운로드
16비트 깊이 이상의 이미지에서의 중간값 필터 계산 (Computing Median Filter for over 16-bit Depth Images)

한국전기전자학회 김진욱

논문 | 7페이지 | 무료 | 등록일 2025.03.12 | 수정일 2025.03.28

다운로드
NST 알고리즘을 이용한 비동기식 16비트 제산기 설계 (Design of Asynchronous 16-Bit Divider Using NST Algorithm)

대한전자공학회 李祐錫, 최호용, 朴錫在

논문 | 10페이지 | 무료 | 등록일 2025.05.31 | 수정일 2025.06.05

다운로드
16비트 마이크로 컴퓨터를 사용한 FFT 연산속도 향상에 관한 연구

한국수산해양기술학회(구 한국어업기술학회) 김석재, 지석근, 김천덕

논문 | 8페이지 | 4,000원 | 등록일 2023.04.05

다운로드 장바구니
16비트 마이크로 프로세서를 이용한 계측.제어용 컴퓨터에 관한 연구

한국수산해양기술학회(구 한국어업기술학회) 박상길

논문 | 6페이지 | 4,000원 | 등록일 2023.04.05

다운로드 장바구니
초저전력 프로세서용 16-bit 단열 ALU의 설계 및 구현 (A Design and Implementation of 16-bit Adiabatic ALU for Micro-Power Processor)

대한전자공학회 이한승, 문용, 이찬호, 나인호

논문 | 8페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
IEEE 802.16e WiMAX용 부호율 1/2, 2304-비트 LDPC 복호기 (Code Rate 1/2, 2304-b LDPC Decoder for IEEE 802.16e WiMAX)

한국통신학회 김해주, 신경욱

논문 | 9페이지 | 무료 | 등록일 2025.05.13 | 수정일 2025.05.18

다운로드
판매자 표지

[마이크로컨트롤러]8th_16비트타이머카운터

→ 0x0000 → TOVn bit =1 오버플로 인터럽트 발생 → 오버플로 인터럽트 서비스 TIMERn_OVF_vect 주기설정 16 비트 타이머 / 카운터 동작 _ 일반모드 where T 0 : TCNTn 의 초기값 , N : 분주비 , f : 시스템 클럭 ... 16 비트 타이머 / 카운터 2 동작모드 설 명 오버플로 동작 (Overflow) - 입력 펄스를 최대 개수까지 카운트하는 것을 반복하는 동작 - 16 비트 타이머 / 카운터 ... 까지 카운트하는 것을 반복하는 동작 - 16 비트 타이머 / 카운터는 0~TOP 내에서 비교 일치할 값을 지정 → Fast PWM 모드 ( 고속 PWM 모드 ) → Phase

Non-Ai HUMAN
| 리포트 | 34페이지 | 1,500원 | 등록일 2022.10.10

다운로드 장바구니
FPGA 16스위치에서 7세그먼트출력 & 4비트가산기에서 7비트세그먼트출력

하여 합산하여 나온 출력값을 dis_seg 을 이용하여 출력 c_out이 최상위비트이고 출력 s인 4bit를 더해서 총 5bit가 나오는 4bits 가산기(스위치입력)의 5개 7-s ... even segment digit에서 y0에 대한 값을 14bit이기 때문에 HEX0(0)부터 차례대로 14개를 대입하였더니 프로그래머에서 fail되었다.

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,500원 | 등록일 2020.10.22 | 수정일 2021.04.15

다운로드 장바구니
1,000km의 비 영 분산 천이 광섬유로 구성된 WDM 시스템에서 최적 파라미터를 갖는 MSSI를 이용한 NRZ 형식의 16×40 Gbps WDM 신호의 비트 에러율 개선 (Improvement of Bit Error Rate of 16×40 Gbps NRZ-formated WDM Signals over 1,000km NZ-DSF using MSSI with Optimal Parameters)

(사)디지털산업정보학회 이영교

논문 | 9페이지 | 무료 | 등록일 2025.03.13 | 수정일 2025.03.28

다운로드
16bit 가산기 / 16bit adder / Verilog code / 베릴로그코드 설명 결과보고서 포함 / ASIC 설계 / 논리회로 / 디지털 설계

1. 설계방법 설계한 16-bit adder는 add16을 root module로 하고, 4개의 sub-module인 add4로 구성되어 있다. 각 add4 module은 2개 ... 의 sub-module인 add2로 구성되어 있고, 각 add2는 2개의 sub-module인 fa(1bit full adder)로 구성되어 있다. add16 모듈 ... 의 Hierarchical structure는 이와 같고, sub module들은 개별 file(*.v)로 저장했다. 16-bit adder의 입력은 16 bit augend, 16 bit

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2020.10.17

다운로드 장바구니
판매자 표지

(A+) 마이크로프로세서응용 ATmega128 16Bit Timer, Counter, PWM 보고서

마이크로프로세서응용 결과 보고서 #6 (7주차 실험결과)( 16Bit Timer / Counter, PWM )과 목담당교수제 출 일학 번이 름1. 실험목표① 16Bit Timer ... /Counter, PWM 제어에 대한 원리를 이해한다.② 16Bit Timer/Counter, PWM 제어를 실습하고 실습을 확인한다.2. 관련이론? 타이머/카운터란?- 타이머 ... 의 개요- ATmega128에는 4개의 타이머/카운터가 있는데 타이머/카운터0과 타이머/카운터2는 8비트로서 기능이 거의 비슷하고, 타이머/카운터1과 타이머/카운터3은 16비트로서 기능

리포트 | 20페이지 | 3,000원 | 등록일 2024.11.04

다운로드 장바구니
Verilog를 이용한 고성능의 16비트 adder를 설계

마이크로프로세서 Adder 설계2000 년 0 월 00 일마이크로프로세서1. 설계목적Verilog HDL을 이용하여 고성능의 16비트 adder를 설계한다.2. 설계사항Adder ... Average of reduction ratio16.9보인 것과 같이 radix-4로 구현한 Koggie-Stone adder의 평균 연산시간이 16.9% 가량 감소하였다. 최대 42

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2020.04.15

다운로드 장바구니
시스템 프로그래밍 3장 연습문제 와 16비트32비트 차이점

과 같은 조건을 만족하는 명령어를 만들고자 한다. 명령어의 길이가 최소한 몇 비트가 되어야 하겠는가?1) 명령어 코드의 종류 64개2) 주소 지정 방식 8개3) 레지스터 16개4 ... , 저장 방법이 달라져야 하기 때문이다.레지스터의 크기가 16비트일 때 데이터의 크기가 8비트라고 하더라도 1사이클에 읽어오게 되고 전송할 때도 1사이클이 필요로하다. 32비트 ... 의 데이터는 2사이클을 거쳐야하기 때문에 16비트의 레지스터와 산술연산장치도 두번의 연산을 거쳐야 하나의 결과 값을 얻을 수 있고 전송도 두번에 거쳐야 하기 때문에 저장할 때에도 두번

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2019.12.03

다운로드 장바구니
[비트코인 PPT배경양식] - 비트코인 가상화폐 코인시장 암호화폐 업비트 코인원 이더리움 리플 채굴 전자지갑 거래소 블록체인 핀테크 BITCOIN 빗썸 나카모토 사토시 PPT템플릿 파워포인트 디자인배경 [16대9비율]

P ower P oint T emplate Please enter a title. Unauthorized distribution is prohibited assumptions or design of their power points . Take advantage of ..

Non-Ai HUMAN
| ppt테마 | 92페이지 | 1,500원 | 등록일 2021.03.30

다운로드 장바구니
16비트 카운터의 읽기쓰기 동작에 대하여 설명하시오

16비트 카운터의 읽기 / 쓰기 동작에 대하여 설명하시오8비트 마이크로프로세서에 16비트의 병렬 입출력 장치를 접속하기 위한16비트 병렬 입출력 인터페이스 회로를 설계할 경우 ... 에는 세심한 주의가 필요한데요.CPU는 한번에 8비트씩의 데이터를 입출력하기 때문에16비트 입출력장치와 데이터 전송에서는 반드시 2차례의 입출력 동작을 수행해야 합니다.이들 입출력 ... 동작 사이에 시차가 발생하기 때문인데요.16비트 동작을 하기 위해 취해지는 동작에 대해서 설명을 해드리면8비트 CPU에서 16비트의 병렬 출력장치를 접속하기 위한16비트 병렬 출력

Non-Ai HUMAN
| 리포트 | 2페이지 | 3,000원 | 등록일 2019.09.23

다운로드 장바구니
16Bit Carry Look Ahead Adder

16Bit Carry Look Ahead AdderCarry generation function과 Carry propagation function을 정의한 소스 그림Carry ... Look Ahead 소스 그림16Bit Carry Look Ahead 소스 그림Test Bench 소스 그림16Bit Carry Look Ahead Adder 설계를 위한 소스 ... 를 모델심으로 설계하였다.그리고 Test Bench 파일에 임의로 16Bit 숫자의 A,B 각 3개씩 정해주었다.*************0011 1111000011110000

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2015.12.07 | 수정일 2015.12.10

다운로드 장바구니
판매자 표지

[ATmega128]마이크로프로세서 16비트타이머카운터 결과보고서

고, 주파수는 1/주기이다.2. ATmega128의 16bit Timer&Counter-ATmega128에는 16비트의 타이머/카운터1과 타이머/카운터3을 내장하고 있다. 타이머 ... /카운터1과3은 각각 세 개의 PWM출력(Fast, Phase and Frequency Correct, Phase Correct PWM) 및 1개의 캡쳐 기능을 가지는 16비트의 업 ... /다운 카운터로서, 프리스케일러를 통하여 내부 클럭을 입력을 사용하여 동작하는 타이머 기능과 외부 클럭을 입력으로 사용하는 카운터 기능을 수행한다.3. 내부 구성도? 16비트

Non-Ai HUMAN
| 리포트 | 12페이지 | 1,500원 | 등록일 2020.01.01 | 수정일 2021.02.22

다운로드 장바구니
Digital Design(16Bit ALU)

Developement Tool : 크로스 컴파일러(arm-linux-gcc 4.4.1)VM Ware를 사용하여 가상 OS(Ubuntu)를 설치하고 Linux기반의 Android 개발환경을 조성한다.설치 후 root 계정을 이용하여 로그인을 한다.( ID : root ..

Non-Ai HUMAN
| 리포트 | 7페이지 | 3,000원 | 등록일 2013.06.09

다운로드 장바구니
16bit CLA Adder Design

■ 16Bit CLA Adder Design (Verilog)1. 16bit CLA Logic▶ Full Adder (FA)▲ Full Adder의 Truth ... } p _{0} c _{0}▲ 16 bit CLA의 구조3. Verilog Code? Adder.v위의 식은 carry-outc _{i+1}을 빠르게 계산할 수 있는 2-level ... bit CLA를 설계한 후, 이를 연결하여 16 bit CLA를 완성하였다.? CLA.v? 전체 CLA Adder 모듈 구조에서 CLA 부분(Block Diagram)? 전체 CLA

Non-Ai HUMAN
| 리포트 | 7페이지 | 3,000원 | 등록일 2013.05.27

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기