"전전설2 실험1"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설1 예비 살바도르 달리 전전설1 생활속의 수학

판매자 표지는 다운로드시 포함되지 않습니다.

"전전설2 실험1" 검색결과 1-20 / 1,055건

판매자 표지

전전설2 실험1 결과보고서

하여 실험 및 설계 능력을 함양한다.- OR 게이트논리 회로 실험- XOR 게이트논리 회로 실험- 반가산기 회로 실험- 전가산기 회로 설계2. 배경 이론 및 사전조사[2-1] TTL ... .01 = 300Ω[2-4] 1-bit 반가산기와 전가산기에 대하여 논리 회로도 및 동작을 조사하시오.두 개의 입력 비트(A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출 ... 3개- LEDred 1개, green 1개- SW2-pole DIP스위치 2개 (다리가 긴 것)- 전선(두꺼운 것), Nipper2) 실험 내용[실습 3]Breadboard

리포트 | 8페이지 | 1,000원 | 등록일 2023.11.17

다운로드 장바구니
판매자 표지

전전설2 실험 1 예비보고서

설계 능력을 함양한다.- OR 게이트논리 회로 실험- XOR 게이트논리 회로 실험- 반가산기 회로 실험- 전가산기 회로 설계2. 배경 이론 및 사전조사[2-1] TTL과 CMOS ... = 300Ω[2-4] 1-bit 반가산기와 전가산기에 대하여 논리 회로도 및 동작을 조사하시오.두 개의 입력 비트(A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출하는 논리 ... ) 실험 준비물- TTL7432 (OR Gate IC) 1개, 7486 (XOR Gate IC) 1개, 7408 (AND Gate IC) 1개- 저항4.7kΩ 3개, 330Ω2개

리포트 | 8페이지 | 1,000원 | 등록일 2023.11.17

다운로드 장바구니
전전설2 실험1 결과보고서

한다.- OR 게이트논리 회로 실험- XOR 게이트논리 회로 실험- 반가산기 회로 실험- 전가산기 회로 설계2. 배경 이론 및 사전조사[2-1] TTL과 CMOS의 입력 및 출력 ... , green 1개- SW2-pole DIP스위치 2개 (다리가 긴 것)- 전선(두꺼운 것), Nipper2) 실험 내용[실습 3]Breadboard에 아래와 같이 XOR게이트 실습 ... 핀과 7408(AND)의 1,2번 핀을 연결해주고, 3번 핀을 초록색 LED를 연결해준다.⑥ LED와 330Ω 저항을 연결하고 저항은 GND와 연결한다.[응용과제]전가산기를 회로

리포트 | 8페이지 | 2,000원 | 등록일 2022.11.30

다운로드 장바구니
[비대면] 전자전기컴퓨터설계실험1 2주차 레포트 (시립대) (전전설1)

전전컴설계실험-1예비리포트-2예비보고서[예비 1] Function Generator Agilent 33220A의 매뉴얼을 참조하여 다음 사항에 대해 조사하시오.- 발생시킨 정현파 ... 다.[실험 5] 다음과 같은 회로에 Function Generator로 VPP = 1V, f = 2kHz, Offset = 0V인 Sine파를 인가해주고 Oscilloscope로 RO ... 을 활성화시킨 후 숫자키로 조절한다.[예비 2] Oscilloscope Tektronix TDS1012B의 매뉴얼을 참조하여 다음 사항에 대해 조사하시오.1. Oscilloscope

리포트 | 7페이지 | 1,500원 | 등록일 2021.03.07

다운로드 장바구니
전전설1 5주차 (비대면,예비,결과,전자전기컴퓨터설계실험) - 신호발생기 및 오실로스코프 사용법 2

전전컴설계실험 1실험 제5주신호발생기 및 오실로스코프 사용법 21.개요2.예비보고서3.실험내용4.토론5.결론6.참고문헌1. 개요가. 실험의 목적본 실험에서는 오실로스코프 및 함수 ... 이 표시되도록 오실로스코프를 설정한다.* 대부분의 실험은 위의 과정은 필요 없고 아래 과정만 수행하면 된다.1. MATH MENU 버튼을 눌러 Math 메뉴를 표시한다.2. 연산 ... 로 걸리기 때문이다.피스파이스의 결과값을 보여주기전에 내가 그린회로는 아래와같다.(a) Capacitor v의 파형1)0.1KHZ2)1KHZ3)10KHZ4)100Khz(b

리포트 | 30페이지 | 1,000원 | 등록일 2021.06.20

다운로드 장바구니
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 1주차 예비+결과(코드포함) TTL_gates_Lab_on_Breadboard

가. 실험목표1) OR, XOR 게이트의 동작을 이해하고, 직접 회로를 구성하여 동작 결과를 확인한다.2) 논리 게이트를 적절히 활용하여 반가산기를 구현하여, 반가산기의 진리표 ... 와 실제동작을 비교 및 이해한다.나. 이론적배경1) OR Gate: 입력 중 하나라도 1이 되면 결과가 1이 되는 논리 연산이다. 즉 출력은 논리 입력의 합과 같다.2)7432은 4 ... 을 확인한다.다.Simulation1.OR 게이트 논리 회로 실험이론에서 OR 게이트의 연산을 확인하였다. 이를 통해 교안의 회로가 어떤 식으로 동작할 지 예상할 수 있다. OR

리포트 | 7페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

다운로드 장바구니
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 4주차 예비+결과(코드포함) Combinational_Logic_Design_1 Arithmetic_Logic and Comparator

가. 실험목표-HDL 문법을 활용하여 Verilog 설계 및 시뮬레이션을 할 수 있다.-감산기와 비교기의 구조 및 동작을 이해 및 확인한다.나. 실험결과1.Full ... 다.2.4-bits Subtractor아래 그림은 예비보고서에서 설계했던 4비트 전감산기의 시뮬레이션 결과이다. 입력이 각각 4비트 이기 때문에 모든 경우의 수를 확인할 수 없 ... 에, 그 경우의 수가 많아 몇 가지 예시를 잡아 입력으로 넣어주었다. 결과에서 타당성을 검증할 예정이다.다.결론 및 토의1)실험결과검증 및 정리1.Full Subtractor 예비

리포트 | 7페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.12.14

다운로드 장바구니
(서울시립대 전전설3) [종합2등(A+), 성적증명] 2주차 결과레포트(우수 채택됨)+MATLAB코드+실험데이터+교수님피드백 - 1st Order RC/RL Circuit Frequency Responses

I.IntroductionI.1.Purpose본 실험은 RC, RL 회로 중 1st order(capacitor, inductor가 하나씩만 있는) circuit ... 의 frequency response를 이해하고, 더 나아가서 1st order filter에 대해 전반적으로 고찰하기 위한 것이다.-주어진 specification을 만족하는 filter를 설계 ... 할 수 있다.-설계한 filter의 frequency response를 실험적으로 측정할 수 있다.-측정한 frequency response를 MATLAB을 이용하여 예측한 값

리포트 | 7페이지 | 3,000원 | 등록일 2021.12.31 | 수정일 2022.01.05

다운로드 장바구니
(서울시립대 전전설3) [종합2등(A+), 성적증명] 4주차 결과레포트+MATLAB코드+실험데이터+교수님피드백 - Op-Amp Based 1st/2nd-Order Active Filter Frequency Responses

I. IntroductionI.1.Purpose본 실험은 Op-Amp를 사용하는 Active Filter 중 1st/2nd-order LPF와 2nd-order Band-pass ... Setup다음 Figure 1,2,3은 각각 Exper. 1,2,3에서 실제로 사용한 회로 구성을 Tinkercad®를 이용하여 R_L=50 Ω으로써 모델링한 것이다. 여러 소자 ... termination은 High-Z로 세팅하였다.< 중 략 >DiagramFigure 4는 Exper. 1에서의 Frequency Response를 ideal Op-Amp(검정

리포트 | 7페이지 | 3,000원 | 등록일 2021.12.31 | 수정일 2022.01.05

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (1) TTL Gates Lab on Breadboard

. 서론1. 실험 목적논리 연산 OR, XOR에 대해 알아보고 OR 게이트와 XOR 게이트의 작동을 확인한 후 이를 이용하여 반가산기와 전가산기를 제작한다.2. 실험 이론2.1 ... 설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론(03)2.1. TTL (03)2.2. OR Gate ... (03)2.3. XOR Gate (04)2.4. Adder (06)Ⅱ. 본론 (08)1. 실험 장비 (08)2. 실험 방법 (10)2.1. OR Gate (10)2.2. XOR

리포트 | 19페이지 | 2,000원 | 등록일 2019.10.06 | 수정일 2021.04.29

다운로드 장바구니
전자전기컴퓨터설계실험1(전전설1) (2) 계측기2(오실로스코프, 함수 발생기)

계측기2(오실로스코프, 함수 발생기)post-lab report계측기2(오실로스코프, 함수 발생기)post-lab report과목명전자전기컴퓨터설계실험1담당 교수전공 학부전자전기 ... 컴퓨터공학부학번성명제출 일자목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론 (03)2.1. 함수 발생기(Agilent 33220A) (03)2.2. 오실로스코프 ... . 오실로스코프의 편리한 기능 (06)Ⅱ. 본론 (07)1. 실험 장비 (07)2. 실험 방법 (07)3. 실험 결과 (09)3.1. 오실로스코프의 프로브 보정 (09)3.2. 주어진

리포트 | 16페이지 | 2,000원 | 등록일 2019.05.18 | 수정일 2021.04.29

다운로드 장바구니
[전자전기컴퓨터설계실험1] [전전설1] 계측기 2 (오실로스코프, 함수발생기) 결과레포트

)2.2 실험 부품저항 1k, 2k, 3k, 5k, 10k. BreadboardIII. 실험결과Oscilloscope의 Probe 보정을 실시한다.보정하기 전 Oscilloscope ... 계측기 2 (오실로스코프, 함수발생기)과 목 명전자전기컴퓨터설계실험 I학 과전자전기컴퓨터공학부학 번이 름실 험 일2016.3.17담 당 교 수담 당 조 교목차 TOC \o "1 ... 446530317" 1.1 실험의 목적 PAGEREF _Toc446530317 \h 1 Hyperlink \l "_Toc446530318" 1.2 이론적 배경 PAGEREF _Toc

리포트 | 14페이지 | 1,500원 | 등록일 2019.11.16

다운로드 장바구니
[전자전기컴퓨터설계실험1] [전전설1] 계측기 2 (오실로스코프, 함수발생기) 예비레포트

계측기 2 (오실로스코프, 함수발생기)과 목 명전자전기컴퓨터설계실험 I학 과전자전기컴퓨터공학부학 번이 름실 험 일2016.3.17담 당 교 수담 당 조 교목차 TOC \o "1 ... 445925462" 1.1 실험의 목적 PAGEREF _Toc445925462 \h 1 Hyperlink \l "_Toc445925463" 1.2 이론적 배경 PAGEREF _Toc ... 445925468 \h 5 Hyperlink \l "_Toc445925469" 2.1 실험 장비 PAGEREF _Toc445925469 \h 5 Hyperlink \l "_Toc

리포트 | 11페이지 | 1,500원 | 등록일 2019.11.16

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2) 1주차예비

=100으로 놓았다.Ⅲ. 실험결과 (Results)1. OR GateA=0 B=0S = 0A=0 B=1S = 1A=1 B=0S = 1A=1 B=1S = 12. XOR GateA=0 B ... C=0A=1 B=1S=0 C=14. 전가산기(Full Adder)A=0 B=0 Z=0S=0 C=0A=0 B=0 Z=1S=1 C=0A=0 B=1 Z=0S=1 C=0A=0 B=1 Z ... 고 2진 신호로 보았을 때 0이라 할 수 있다. 마찬가지로 스위치가 열려있을 때는 전류가 모두 TTL쪽으로 흐르게 되므로 신호상 1이라 할 수 있다.Ⅴ. 결론 (Conclusion

리포트 | 13페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.03.22

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험1(전전설1)2주차결과

담당 교수박 병 은담당 조교김 민 기실 험 일2015. 03. 17실 험 조7조학 번2012440이 름1. 실험에 대한 소개2가. 실험 목적2나. 실험에 사용될 이론 및 지식22 ... 사용한다.- 전압 또는 시간 측정 시 프로브 배율과 mag 배율에 주의한다.3. 실험결과5.1 Oscilloscope의 Probe 보정을 실시한다.- 보정하기 전 ... 된다. 즉 두 배로 측정되는 것이다.2. 실험 (5.4.1)에서의 50Ω 100Ω 1KΩ 에서 V 값이 다른 이유는?다음과 같이 VPP 가 나온 이유도 위의 (토론 1) 에서의 설명

리포트 | 28페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험1(전전설1)2주차예비

의 주파수 특성을 분석하는데 좋은 신호제공기이다.이번 실험에서 사용하게 될 기기이다.위 사진은 순서와 기기 작동을 보여준다.먼저 기기에 대해서 알아보자.1. 디스플레이를 보면 먼저 ... 를 오실로스코프 채널1에 연결시킨다. 프로브는 연결부분을 밀어넣고 오른쪽으로 돌려서 고정시킨다.2. 프로브의 끝 부분을 Probe Comp 위쪽 단자에 연결한 뒤 다른 부분은 아래 ... 등을 검사하는 소형 장치2) 기능설명① 디스플레이파형을 시작적으로 확인할 수 있는 곳이다.② 수직조정창 (Vertical Controls)- CH-1 MENU : CH1의 파형

리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)1주차결과

았다.Ⅲ. 실험결과 (Results)1. OR Gate회로 구현A=0 B=0S=0회로 구현A=0 B=1S=1회로 구현A=1 B=0S=1회로 구현A=1 B=1S=12. XOR Gate ... 로 구현A=0 B=1S=1C=0회로 구현A=1 B=0S=1C=0회로 구현A=1 B=1S=0C=14. 전가산기(Full Adder)회로 구현Z=0 A=0 B=0S = 0C = 0회 ... 게 되는 전류는 거의 없게 되고 2진 신호로 보았을 때 0이라 할 수 있다. 마찬가지로 스위치가 열려있을 때는 전류가 모두 TTL쪽으로 흐르게 되므로 신호상 1이라 할 수 있다. 이

리포트 | 14페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 6주차 Lab06 예비 레포트 Sequential Logic 1, 전자전기컴퓨터설계실험2,

전자전기컴퓨터공학부 설계 및 실험2Pre La-06Sequential Logic 1(Flip-Flop, Register, SIPO, counter)실 험 날 짜학 번이 름목차1 ... ········································141. 실험 목적본 실험에서는 Verilog HDL 언어를 사용하여 Flip-Flop, Register, SIPO 등 Sequential Logic을 설계 및 실험하고자 한다.2 ... 고 S[SET]은 출력을 1로 만든다. 또한 S,R모두 0일 경우에는 Q의 값을 그 전단계에서의 출력과 변함 없게 똑같은 값이 도출되며, 둘 다 1일 경우에는 Q의 값이 모두 동일

리포트 | 14페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 6주차 Lab06 결과 레포트 Sequential Logic 1, 전자전기컴퓨터설계실험2,

전자전기컴퓨터공학부 설계 및 실험2Post Lab-06Sequential Logic 1(Flip-Flop, Register, SIPO, counter)실 험 날 짜학 번이 름목차 ... 1. 실험 결과············································32. 토의 ... ··········································251. 실험 결과1) 실습[1] 4비트 병렬 데이터 저장/전송codetest benchsimulationpinA=0001 B=XXXXA

리포트 | 25페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 4주차 Lab04 결과 레포트 Combinational Logic 1, 전자전기컴퓨터설계실험2,

입력 모두 1일 때 캐리가 발생하게 된다. 실험결과 두 입력모두 1을 넣었을 때 LED2에서 전원이 들어옴을 확인할 수 있었다.(2) One bit 전가산기1) 1비트 반가산기 ... 전자전기컴퓨터공학부 설계 및 실험2Pre La-04Combinational Logic 1실 험 날 짜학 번이 름목차1. 실험 결과 ... 동작 결과입력a=0111 b=1100출력 cout:1, s=0011LED1은 cout을 나타내고 LED2~5는 s를 나타낸다. 실험결과 원하는 값을 얻을 수 있었다.4bit

리포트 | 18페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기