"전전설 7주차"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

e스포츠의세계 일본의 연중행사 삼국유사 독후감 verilog 게임 이스포츠의 세계 서양문화사 경주 답사보고서 깔끔한ppt

판매자 표지는 다운로드시 포함되지 않습니다.

"전전설 7주차" 검색결과 1-20 / 8,209건

시립대_전전설2_Velilog_예비리포트_7주차

Verilog HDL 실습 7주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date ... ) 을 Input으로 생각하면 되고, Next State와 Output을 Output으로 생각해주면 된다.과정 (알고리즘)Mealy MachineMoore MachineMealy ... 증가하게 된다.그리고 끝까지 Counting을 한 후에는 다시 처음으로 돌아가서 Count를 하게 된다.Recycles000001차례대로 Counting을 해준다010011100이

리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11 | 수정일 2022.04.21

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 7주차

에도 실험의 목적이 있다.배경 이론7Segment숫자나 문자를 표시해 줄 수 있는 최소의 장치HBE Combo 2 장치는 Common Cathode 방식을 따르며 High 값이 올 ... Verilog HDL 실습 8주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit ... date목록실험 목적배경 이론실험 장비시뮬레이션 결과와 실험결과 비교(1) Dynamic 7 Segment(2) PIEZO PIANO(3) Count With PIEZO결론 및 고찰실험

리포트 | 9페이지 | 2,000원 | 등록일 2021.12.11

다운로드 장바구니
시립대 전전설2 Velilog 예비리포트 7주차

Verilog HDL 실습 7주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date ... 코드 분석(2) 핀 설정5. Mealy Machine for the Serial I/O code converter6.74LS193A counter참고 문헌전전설 교안 ... MachineMoore MachinePresent State과 x(Input) 을 Input으로 생각하면 되고, Next State와 Output을 Output으로 생각해주

리포트 | 17페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
서울시립대 전전설3 7주차 결과 보고서

시험자료 | 7페이지 | 2,000원 | 등록일 2024.07.15

다운로드 장바구니
서울시립대 전전설3 7주차 예비 보고서

kΩ인 경우에 대해 입력 전압 vI이 2 Vp−p, 100 Hz 인 sine wave로 인가되었을 때의 출력 전압 vO의 파형을, LTspice의 multi-step simulation 기능을 써서 하나의 그래프로 그리세요

시험자료 | 13페이지 | 1,500원 | 등록일 2024.07.15

다운로드 장바구니
[서울시립대] 전전설3 전자전기컴퓨터설계실험3 7주차 Diode1 (결과레포트+LTspice 파일)

"[서울시립대] 전전설3 전자전기컴퓨터설계실험3 7주차 Diode1 (결과레포트+LTspice 파일)"에 대한 내용입니다.

리포트 | 11페이지 | 2,500원 | 등록일 2021.10.03 | 수정일 2021.10.13

다운로드 장바구니
서울시립대학교 전전설3 7주차 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 하지만 이론 주석 깔끔)

Post-Lab Report- Title: Lab#7 Diode Circuit (Rectifier Circuit Design)담당 교수담당 조교실 험 일학 번이 름목 차1 ... ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 63. Results of this Lab (실험 결과) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 7가. 실험 [1-1 ... ] ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 7나. 실험 [1-2] ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 7다. 실험

리포트 | 10페이지 | 2,000원 | 등록일 2021.03.20

다운로드 장바구니
(서울시립대 전전설3) [종합2등(A+), 성적증명] 7주차 예비레포트+LTSpice회로 - Rectifier Circuit Time-domain Analysis

I.IntroductionI.1.Goals여러 종류의 rectifier circuit의 출력을 time-domain에서 측정해보고 그 특성을 분석한다. I.2.Purposes of documentation직접 실험해볼 수 없는 모든 경우에 대하여 출력의 예상 범위를 설..

리포트 | 7페이지 | 2,000원 | 등록일 2021.12.31 | 수정일 2022.01.05

다운로드 장바구니
(서울시립대 전전설3) [종합2등(A+), 성적증명] 7주차 결과레포트+실험자료 - Rectifier Circuit Time-domain Analysis

I.IntroductionI.1.Purpose본 실험에서는 여러 종류의 rectifier circuit – half-wave/full-wave rectifier, peak detector, precision rectifier – 의 출력을 time-domain에서 측정..

리포트 | 7페이지 | 2,000원 | 등록일 2021.12.31 | 수정일 2022.01.04

다운로드 장바구니
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 7주차 예비+결과(코드포함) 자판기 Sequential_Logic_Design_II FSM and Clocked_Counter

I.INTRODUCTION본 보고서는 예비보고서에서 조사한 State machine 정보와 여러 예외사항을 반영하여 작성한 State diagram을 기반으로 설계한 Vending machine의 code 및 시뮬레이션 결과를 확인 및 검증에 관한 보고서이다.II.Ve..

리포트 | 3페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

다운로드 장바구니
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 8주차 예비+결과(코드포함) Application_Design_I 7-segment and Piezo_Control

I.INTRODUCTION본 실험은 7-segment와 dynamic 7-segment, 그리고 PIEZO buzzer를 설계한다. 7-segment에 사용되는 decoder ... 를 설계해보고, 이러한 이해를 바탕으로 3개의 7-segment로 구성된 동적 7-segment를 설계한다. 그리고 마지막으로 PIEZO buzzer를 설계함으로써 verilog 코드 ... 를 통한 응용을 학습한다.II.7-Segment, Piezo buzzer, dynamic 7-segment 설계A.Codea)Piezo buzzer- Piezo를 설계한 code

리포트 | 3페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

다운로드 장바구니
시립대 전전설2 [7주차 예비] 레포트

전자전기컴퓨터설계실험 ⅡPre-report7주차: Sequential Logic 21. Introduction (실험에 대한 소개)가. Purpose of this Lab유한

리포트 | 7페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
시립대 전전설2 [7주차 결과] 레포트

전자전기컴퓨터설계실험 ⅡPost-report7주차: Sequential Logic 21. Introduction (실험에 대한 소개)가. Purpose of this Lab유한 ... up=1, 그리고 출력이 15이하일 경우에는 out은 그 전의 출력값에 +1을 한다.만약 up=0이면 출력이 15이하일 경우에 out은 그 전의 out 값에 1을 빼게 된다. 위

리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
서울시립대 전자전기설계2(전전설2) 7주차 사전보고서

2019년 전자전기컴퓨터설계실험27주차 사전보고서0. 기본 숙지 사항0) State Machine상태의 수가 유한한 기계, 또는 추상화 모델로 입력과 같은 어떠한 이벤트가 있 ... 비트 출력값으로 무어머신 내에서 상태가 어떤 상태인지 보여주는 4비트 값이다.코드 분석을 시작하자면localparam STATE_0 = 2'd0,STATE_1 = 2'd1,STATE

리포트 | 12페이지 | 1,500원 | 등록일 2019.10.30

다운로드 장바구니
서울시립대 전자전기설계2(전전설2) 7주차 결과보고서

2019년 전자전기컴퓨터설계실험27주차 실험보고서0. 기본 숙지 사항0) State Machine상태의 수가 유한한 기계, 또는 추상화 모델로 입력과 같은 어떠한 이벤트가 있 ... 값이고 state_out은 4비트 출력값으로 무어머신 내에서 상태가 어떤 상태인지 보여주는 4비트 값이다.코드 분석을 시작하자면localparam STATE_0 = 2'd0

리포트 | 15페이지 | 1,500원 | 등록일 2019.10.30

다운로드 장바구니
전자전기컴퓨터설계 실험3(전전설3) 7주차 결과

으로 전압을 넣어주었을 때 전위방벽이 0.7V 라면 0.3V만 전압이 나오게 된다.■ Half-wave Rectifier다음과 같은 회로는 half-wave rectifier 라고 ... PostReport주 제: Lab#07 Diode Circuit(Rectifier Circuit Design)지도교수 : 이 주 한 교수님실험조교 :실 험 일 : 2016년 5월 ... Hyperlink \l "_Toc414807358" [1-2]6 Hyperlink \l "_Toc414807358" [1-3]7 Hyperlink \l "_Toc414807358

리포트 | 15페이지 | 2,000원 | 등록일 2017.02.09 | 수정일 2017.02.12

다운로드 장바구니
전자전기컴퓨터설계 실험3(전전설3) 7주차 예비

를 들어 1V를 정방향으로 전압을 넣어주었을 때 전위방벽이 0.7V 라면 0.3V만 전압이 나오게 된다.■ Half-wave Rectifier다음과 같은 회로는 half-wave ... PreliminaryReport주 제: Lab#07 Diode Circuit(Rectifier Circuit Design)지도교수 : 이 주 한 교수님실험조교 :실 험 일 ... 414807360" Ⅳ. 사전보고서7 Hyperlink \l "_Toc414807357" [1-1]7[2-1]8 Hyperlink \l "_Toc414807359" [3-1]9

리포트 | 10페이지 | 2,000원 | 등록일 2017.02.09 | 수정일 2017.02.12

다운로드 장바구니
서울시립대학교 전전설2 7주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

이 발생하면, 무조건 다음 주기는 출력이 0이 되도록 설정을 해주었습니다.부족한 점이 있다면, 연속적인 신호 입력이 발생하면 그 신호를 모두 해결하지 못하는 것입니다.설계 2) 세 ... 가지 블록을 구현하여 FSM방식의 상태제어를 해주었다.(Moore machine Type)Input_sync_by_FSM(moore machine)Test ... 하여 count라는 새로운 변수를 만들어 사용해주었습니다.Reset을 해주려고 계획은 하였으나, 그것 또한 다른 always문에서 변수에 접근을 하는 것이 되어버려 불가능

리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
서울시립대학교 전전설2 7주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

이 발생하면, 무조건 다음 주기는 출력이 0이 되도록 설정을 해주었습니다.설계 2) delay를 주기 위해 reg형 변수를 활용한 코드Input_sync_by_delayTest ... Input, output선언을 해준다.state상태로 활용하기 위해 localparam을 사용해서 상수를 선언하였다.3bit next_state를 선언num의 변화를 관찰하는 check ... clk에서 state변화가 이루어진다.negedge clk에서 num데이터를 변화시켜준다.A^B인 경우(두 개의 버튼 중 1개만 눌린 경우)데이터를 저장하고, check_c

리포트 | 12페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험1(전전설1)7주차예비

담당 교수박 병 은담당 조교김 민 기실 험 일2015. 04. 21실 험 조7조학 번2012440이 름 TOC \o "1-3" \h \z \u Hyperlink \l "_Toc ... 에 사용될 이론 및 지식2 Hyperlink \l "_Toc414807355" 다. 사전보고서의 작성7 Hyperlink \l "_Toc414807356" 2. 실험 장비 및 재료 ... = -2.2mA , Vo = -8VPSpiceIo = -2.199mA , Vo = -7.996V(2) 비반전 증폭기[2-1] 아래의 회로를 PSpice를 통해 구현하고 s

리포트 | 20페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기