"시립대 리포트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 시립대 표지 전전설3 전전설1 1주차

판매자 표지는 다운로드시 포함되지 않습니다.

"시립대 리포트" 검색결과 1-20 / 1,136건

판매자 표지

서울시립대학교 좌굴실험 결과레포트

양 끝을 핀으로 연결한 기둥에 대한 Euler 좌굴하중 식 (4)를 유도하라. 유도 과정을 상세히 기술하라. 양단을 pin end로 연결한 기둥의 대한 좌굴 하중 식을 유도한 것은 아래와 같다. 실험 3에서 Table 3을 완성하고 실제 변형을 세로축으로 위치를 가로축..

리포트 | 7페이지 | 2,000원 | 등록일 2022.12.01

다운로드 장바구니
서울시립대학교 <발표와 토론> 수업 운영에대한 사례보고 (Some Instances-reporting of “Presentation and Debate” Class Management That Is Doing by the University of Seoul)

한국사고와표현학회 박만엽

논문 | 48페이지 | 무료 | 등록일 2025.03.02 | 수정일 2025.03.06

다운로드
시립대 일반물리 RC회로 결과리포트

6. 결과표 1. 축전기C _{1}의 전기용량 =220 mu F저항값시간상수 측정값시간상수 이론값상대오차98.9Ω19ms21.7ms12.4%1989Ω41ms43.25ms6.2%20.3Ω4ms4.5ms11.1%198Ω42ms43.3ms3%30.1Ω6ms6.6ms9.1%표..

리포트 | 2페이지 | 2,000원 | 등록일 2021.12.11

다운로드 장바구니
판매자 표지

시립대 물리학및실험_토크의 평형 레포트

평형에 관한 표현으로서, 어떤 축에 대해서라도 각가속도가 반드시 0이 되어야 한다는 뜻이다.정적 평형(static equilibrium)에서는 물체가 관측자에 대하여 정지해 있 ... DEG -TL _{2} sin theta =0-- (3)3. 실험장치실험장치세트, 실험판, 각도판, 평형막대(평균대), 토크 휠 지시기, 용수철 저울, 토크 휠, 도르래(3개

리포트 | 6페이지 | 2,000원 | 등록일 2023.04.08

다운로드 장바구니
판매자 표지

시립대 물리학및실험_마찰력실험 레포트

. 나무 블록이 움직이는 중에 실험 장치에 손을 대면 잘못된 데이터를 얻을 수 있다.3. Motion Sensor가 나무 도막을 겨냥하도록 방향을 잘 조정해야한다. 방향이 잘 맞지 않 ... .00000000000000145가 도출되었음.오차분석오차가 발생한 원인에 대해서 분석해본다.1. 움직일 때 실험체를 건드림.실험 시 나무도막에 손을 대거나, 나무도막이 이동

리포트 | 6페이지 | 2,000원 | 등록일 2023.04.08

다운로드 장바구니
판매자 표지

시립대 물리학및실험_포물선운동 레포트

값이 회차마다 달라지는 상황으로 연결된다.2) 오차분석오차가 발생한 원인에 대해서 생각해보자.공기와의 마찰즉, 퍽이 실험 도중 받게 되는 공기 저항이 있어 오차가 발생했을 가능

리포트 | 7페이지 | 2,000원 | 등록일 2023.04.08

다운로드 장바구니
판매자 표지

시립대 물리학및실험_구심력측정 레포트

실험제목: 구심력 측정제출일: 20년 월 일교수님OO학과학번:이름:실험 목적회전 운동하는 물체가 갖는 구심가속도와 구심력을 이해하고, 특정 운동에서 실제로 구심력 역할을 수행하는 힘과 회전운동으로부터 측정한 구심력의 관계를 이해한다.2. 이론2.1 등속 원운동과 구심가..

리포트 | 7페이지 | 2,000원 | 등록일 2023.04.08

다운로드 장바구니
시립대_전전설2_Velilog_예비리포트_7주차

Verilog HDL 실습 7주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date

리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11 | 수정일 2022.04.21

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 6주차

Verilog HDL 실습 6주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit ... = 0 / Q’= 111↑알수없는 값(4) J-K FlipFlopJ와 K가 1인 조건에서 출력을 하지 않고 나머지 입력 조건에 대해서는 S-R FlipFlop과 동일한 상태를 출력 ... 에서 주의 해야 했었던 점은 - 응용과제를 하기 전 예비 레포트를 작성하면서 입력에 clk(클럭)을 처음으로 사용해봤었는데 always문의 조건으로 clk가 상승하는 것을 설정해줄 때

리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

다운로드 장바구니
[서울시립대] A+ 전자전기컴퓨터설계2 2주차(Schemetic)결과레포트(예비레포트포함,시립대)

전자전기컴퓨터설계실험 2결과 레포트실험 제2주(2021. 10. 12)Lab#02 『Xilinx Spartan3』 FPGA chip,『ISE』 digital design tool

리포트 | 10페이지 | 1,000원 | 등록일 2021.12.30 | 수정일 2022.01.03

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 7주차

Verilog HDL 실습 8주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit

리포트 | 9페이지 | 2,000원 | 등록일 2021.12.11

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 3주차

Verilog HDL 실습 3주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit

리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 2주차

Velillog 2주차And 게이트와 HalfAdder 게이트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date목록실험 목적배경 이론실험 장비실험 결과결론 및 토의참고 문헌1. 실험 목..

리포트 | 9페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 4주차

Verilog HDL 실습 4주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit

리포트 | 14페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
시립대 전전설2 Velilog 예비리포트 4주차

Verilog HDL 미습 4주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date

리포트 | 14페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
판매자 표지

시립대 물리학및실험_감쇠진동과 강제진동 레포트

는데 탄성체의 역학적 진동 또는 전자기파가 대표적 예시이다. 그러나 실제로 존재하는 진동체에서는 대부분의 경우 변위에 대한 복원력이 변위에 정확히 비례하지 않으므로 완전한 조화운동

리포트 | 9페이지 | 1,500원 | 등록일 2023.04.08

다운로드 장바구니
판매자 표지

시립대 물리학및실험_회전관성측정실험 레포트

실험제목: 회전관성측정실험제출일: 20 년 월 일교수님OO학과학번:이름:실험 목적회전축에 대한 물체의 관성 모멘트(또는 회전관성)를 실험적으로 측정하고 이론적인 값과 비교하여 관성 모멘트를 이해한다.2. 이론2.1 관성 모멘트(회전관성)의 정의크기를 고려해야 하는 물체..

리포트 | 8페이지 | 2,000원 | 등록일 2023.04.08

다운로드 장바구니
시립대_전전설2_Velilog_예비리포트_1주치

TTL gates Lab on BreadboardMajor전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date목록실험 목적배경 이론실험 장비실험 방법예상 결과참고 문헌1. 실험 목적- 각각의 TT..

리포트 | 7페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 5주차

Verilog HDL 실습 5주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit ... 하며 임의의 입력 번호에 대응하는 출력만을 활성화 시킨다.N비트 2진 입력 신호를 M개 (개) 의 출력 신호로 변환시키는 동작을 수행한다.입력 조합에 대해서 M개의 출력 단자 중 1개

리포트 | 16페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
시립대 전전설2 Velilog 예비리포트 7주차

Verilog HDL 실습 7주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date

리포트 | 17페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기