"디지털회로 JK F/F"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털시계 설계 논리회로과제 텀프로젝트 회로 3비트 2진 카운터 카운터설계 디지털 만보기

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털회로 JK F/F" 검색결과 1-20 / 146건

판매자 표지

디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 2

디지털회로실험및설계 결과 보고서 #3( JK Flip-Flop 실험, D, T Flip-Flop 실험 )과 목담당교수제 출 일학 번이 름? 회로도, 이론값, 실험결과, 결과분석 ... , 4.5V 수준의 5V에 매우 비슷한 값이 나왔다.)실험3) 다음 JK F.F 회로를 구성하고, 표를 완성하시오.- 이론값JKCLKQQ'010->101011->001000 ... 는 완전 5V가 아닌, 4.3V 수준의 5V에 매우 비슷한 값이 나왔다.)실험4) 다음 회로를 구성하고, 표를 완성하시오. (D, T F.F 실험)- 이론값DQQ'001110001110

리포트 | 15페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

다운로드 장바구니
판매자 표지

디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 1

디지털회로실험및설계 예비 보고서 #3( JK Flip-Flop 실험, D, T Flip-Flop 실험 )과 목담당교수제 출 일학 번이 름1. 실험목표① D 플립플롭의 회로 구성 ... 과 동작을 실험한다.② JK 플립플롭의 회로 구성과 동작을 실험한다.③ T 플립플롭의 회로 구성과 동작을 실험한다.2. 관련이론?D 플립플롭- 플립플롭(Flip Flop)은 전원 ... 이 공급되면 1 또는 0의 출력이 유지되는 디지털 회로이다. 출력이 두가지 상태(1 또는 0) 중 하나로 안정되기 때문에 쌍안정 멀티바이브레이터(Bistable

리포트 | 14페이지 | 3,000원 | 등록일 2023.09.22

다운로드 장바구니
판매자 표지

A+받은 카운터(계수기,COUNTER) 회로 예비보고서 PSPICE

이 모두 1일 때 토글 동작을 수행한다. 따라서 본 2-bit 계수기는 Clock 신호에 맞춰 각 JK f-f가 토글되는 2-bit 계수기 회로이다. 이때 첫 번째 출력.. ... 1. 실험목적(1) JK flip-flop의 토글 동작을 이해한다. (2) 계수기의 기본 원리를 이해한다. (3) JK flip-flop을 이용한 계수기 회로의 동작을 이해 ... 한다.2. 실험 이론계수기는 입력되는 클럭의 수를 세어 출력으로 보내는 디지털 회로이다. 이는 Counter라고도 한다. 계수기를 구성할 때 flip-flop을 사용하여 현재의 계수

리포트 | 5페이지 | 1,000원 | 등록일 2022.12.28

다운로드 장바구니
판매자 표지

성결대 논리회로 기말고사 자료

은 모양의 F/F이다 .Q값을 그림으로 나타내시오이런식으로 세 개의 F/F CP값에따라 그림으로 그리면 됨2.회로도를 보고 상태표, 상태도를 구하여라 jk플립플롭에 연결해서(NOR ... )^7^8..FILE:BinData/image1.png..FILE:Contents/section0.xml논리회로 기말고사:1.다음과 같은 모양의 F/F이다 .Q값을 그림으로 나타내 ... 에따라 그림으로 그리면 됨2.회로도를 보고 상태표, 상태도를 구하여라 jk플립플롭에 연결해서(NOR게이트 나옴 이게 핵심임 다른것들은 다 기본적인 and게이트, not게이트들)2-1

시험자료 | 3페이지 | 30,000원 | 등록일 2023.12.23 | 수정일 2025.05.31

다운로드 장바구니
판매자 표지

디지털 회로 실험 및 설계 - Multiplexer, DeMultiplexer 실험, JK Flip Flop 순차회로 실험 2

디지털회로실험및설계 결과 보고서 #4( Multiplexer, DeMultiplexer 실험 / JK F.F을 이용한 순차회로 실험 )과 목담당교수제 출 일학 번이 름? 회로도 ... 하여 측정하시오.? 회로도? 결과분석- 이 회로는 시간이 없어서 실패했는데, 이론을 바탕으로 결과 예측 및 분석을 해보자면, 위 회로는 JK F.F을 활용한 비동기 카운터로서, 클럭 ... , 이론값, 실험결과, 결과분석실험1) 4-to-1 MUX를 구성하고, S1과 S0의 입력신호에 따른 출력 Y를 아래표에 작성하시오.? 회로도? 이론값InputOutput(Y)D3D

리포트 | 15페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

다운로드 장바구니
판매자 표지

아날로그및디지털설계실습 예비보고서 11주차

아날로그 및 디지털 회로 설계실습예비보고서 111. 카운터 설계11-1. 실습목적JK Flip Flop을 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의 ... 의 진수의 카운터를 제작할 수 있는 능력을 배양한다. 또한 chattering 방지 회로에 대하여 학습한다.11-2. 실습 준비물부품JK Flip Flop 74HC734개NAND ... 주파수 = f*1/4, Q3 주파수 = f*1/8, Q4 주파수 = f*1/16 이 되어 분주회로로써 활용할 수 있다. simulation 결과를 통해서 clock 신호의 주기인 1

리포트 | 7페이지 | 1,000원 | 등록일 2025.07.26

다운로드 장바구니
판매자 표지

디지털 회로 실험 및 설계 - Multiplexer, DeMultiplexer 실험, JK Flip Flop 순차회로 실험 1

디지털회로실험및설계 예비 보고서 #4( Multiplexer, DeMultiplexer 실험 / JK Flip-Flop을 이용한 순차회로 실험 )과 목담당교수제 출 일학 번이 름 ... 1. 실험목표① 멀티플렉서의 회로 구성과 동작을 실험한다.② 디멀티플렉서의 회로 구성과 동작을 실험한다.③ JK F.F를 이용하여 동기/비동기 카운터를 실험하고 이해한다.2. 관련 ... 가 전달된다.? 비동기 카운터- 카운터(Counter)는 입력되는 클록 펄스를 계수하는 디지털 회로로, 계수기라고도 한다. 카운터는 플립플롭으로 구성하며, 디지털 계측기를 비롯

리포트 | 19페이지 | 3,000원 | 등록일 2023.09.22

다운로드 장바구니
11. 카운터 설계 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

아날로그 및 디지털 회로 설계 실습-실습 11 예비보고서-카운터 설계소속중앙대학교 전자전기공학부담당 교수님*** 교수님제출일2021.11.25(목)분반, 조**분반, *조학번2 ... 하다.앞에서 살펴본 4진 비동기 카운터와 8진 동기 카운터에서 더 많은 숫자의 JK Flip Flop 을 사용한다면 더 큰 규모의 카운터와 분주회로를 만들 수 있다. 앞에서 확인 ... 한 것 처럼 n 개의 JK Flip Flop 사용 시 2n 진 카운터 or 분주회로를 만들수 있다. 그러나 2n 꼴이 아닌 m 진 카운터가 필요한 경우 JK Flip Flop

리포트 | 12페이지 | 1,000원 | 등록일 2022.11.16 | 수정일 2023.01.03

다운로드 장바구니
판매자 표지

term project - ALUs (Arithmetic logic units)를 이용한 다기능 디지털 시계 설계

은 JK F/F, SR F/F, nand gate 로 되어있으며 2진과 5진이 결합된 회로이며 10진을 나타낼 수 있으며 시에서는 2진, 분과 초에서는 10진을 나타내는데 쓰인다 ... Term ProjectSubject : 기초전자회로 및 실험 2Theme :ALUs (Arithmetic logic units)를 이용한 다기능 디지털 시계 설계담당교수학 번 및 ... . 7490는 0~9까지 카운트한 다음 reset을 실행한다. Reset 동작은 Qa, Qd가 high로 동작하도록 하면 된다. 7492는 JK F/F 2개와 nand gate로 이루어져

리포트 | 14페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

다운로드 장바구니
디지털 만보기

을 수행F-F사이에는 지연시간이 발생하며, 한 개의 F-F은 입력주파수를 1/2로 분주한다이번 실험에서 사용한 74LS90의 회로도JK F-F 3개와 SR F-F 1개로 구성되어있 ... REPORTTerm Project 보고서과목명 : 디지털회로 실험 및 설계분반 :담임교수:학과 :팀장 :팀원 :실험명디지털 만보기역할분담분담이랄게 따로 없으며 모든과정 다같이 ... 를 사용하지 않는 비동기 기억소자이다.0과 1 신호에 의해 결과값 Q, Q’ 값이 출력된다3. 카운터JK F-F 과 T F-F 그리고 CLK을 사용하여 값이 하나씩 증가하는 역할

리포트 | 10페이지 | 3,000원 | 등록일 2023.11.07

다운로드 장바구니
판매자 표지

[A+] 중앙대학교 아날로그및디지털회로설계실습 11차 예비보고서

아날로그 및 디지털 회로 설계 실습예비보고서설계실습 11. 카운터 설계소속전자전기공학부학수번호실험 조x조조원 이름작성자실험날짜2023.11.30제출날짜2023.11.301. 실습 ... tering 방지 회로에 대하여 학습한다.2. 실습 준비물실습 준비물부품JK Flip Flop 74HC73NAND gate 74HC00NOR gate 74HC02AND gate 74HC08 ... 주파수 = f이 되어 분주회로로 활용할 수 있고, clock 신호의 주기인 1us 마다 (Q4, Q3, Q2, Q1) 상태는 0000 -> 0001 -> 0010 -> …

리포트 | 7페이지 | 1,000원 | 등록일 2024.02.17

다운로드 장바구니
판매자 표지

디지털 회로 실험 및 설계 - Encoder, Decoder 실험 2

디지털회로실험및설계 결과 보고서 #8( Encoder, Decoder 실험 )과 목담당교수제 출 일학 번이 름1. 회로도2. 실험결과 및 이론분석실험 (1) 1.회로의 초기값 ... 의 전압 레벨이 1이므로 4로 뜨는 것이다.실험 (2) 1. 74LS138의 입력에 따른 출력값을 확인하시오.2. JK F.F의 각 출력을 확인 후 스위치의 입력에 따른 파형을 관찰 ... 적인 현상을 인간이 임의적인 수로 나타낸 것이라는 것이다. 물론, 우연치 않게 소수점 한자리 수준으로 딱딱 떨어지는 전류의 값도 측정 되겠지만 대부분 디지털 멀티미터에 측정되는 전류

리포트 | 7페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

다운로드 장바구니
[디지털공학개론]여러 가지 플립플롭을 이용한 3비트 2진 카운터 설계

디지털공학개론여러 가지 플립플롭을 이용한3비트 2진 카운터 설계1. 3Bit 카운터 회로①. 총 비트가 3개인 2진 숫자를 카운팅 하는 회로.000[0] -> 001[1] ... 을 활용하여 3Bit 2진 카운터 회로 설계①. JK 플립플롭RS 플립플롭을 개량하여 S와 R가 동시에 입력되더라도 현재 상태의 반대인 출력으로 바뀌어 안정된 상태를 유지할 수 있 ... 불변010Reset101Set11반대 상태보수(Toggle)[JK 플립플롭의 카르노 도][JK 플립플롭의 회로도]②. T 플립플롭T 플립플롭의 T는 Toggle의 의미다. 입력 T

리포트 | 8페이지 | 9,000원 | 등록일 2021.05.07

다운로드 장바구니
판매자 표지

디지털 회로 실험-비동기식 카운터

디지털 회로실험실험12. 비동기식 카운터1. 목적-비동기식 카운터의 동작원리를 익힌다.-JK 플립플롭을 응용한 Up, Down 카운터의 구성 방법을 익힌다.2. 관계 이론 요약 ... 게 펄스를 하나씩 인가했을 때 출력 값이 감소하는 회로이다. 클록펄스를 한번 인가하면 F이고 표를 보면 클록펄스를 1씩 증가시킬 때마다 1씩 감소하는 것을 확인할 수 있다. JK 플립 ... 할 때마다 값이 1씩 증가하는 것을 확인할 수 있다. JK 플립플롭 4개를 사용하여 0~15까지 16진 Up 카운터 회로이다. 실험2는 비동기식 Down카운터 회로로 실험1과 다르

리포트 | 12페이지 | 2,000원 | 등록일 2022.09.10

다운로드 장바구니
[디지털공학개론]JK플립플롭이용 3비트2진 카운터 T플립플롭을 이용하여 3비트 2진 카운터를 설계 과정

디지털공학개론 과제1. JK플립플롭을 이용하여 3비트 2진 카운터를 설계 과정2. T플립플롭을 이용하여 3비트 2진 카운터를 설계 과정1. bit가 3개인 2진 숫자를 카운팅 하 ... 이 나온다.[T 플립플롭의 진리표]TQ비고00 → 0불변10 → 1보수(Toggle)[T 플립플롭의 회로도]③. JK플립플롭을 활용한 3 Bit 2진 카운터 설계 과정ⅰ. 먼저 JK ... 는 회로① 카운터(Counter)란 들어오는 입력 신호(보통은 클록 신호)의 펄스의 개수를 해아려 그 값을 출력으로 나타내어 주는 회로를 일컫는다.② 3비트 2진 카운터는 출력 값

리포트 | 7페이지 | 9,000원 | 등록일 2021.05.07

다운로드 장바구니
논리회로 텀 프로젝트 기말과제

논리회로 텀 프로젝트 #2* 4개의 2진 상태변수를 갖고 1개의 2진 출력변수를 갖는 디지털 시스템(순차회로)에 대한 명제를 1개 설정하고 다음 순서에 따라 구현 및 검증하시오 ... 였다면 (I) JK 플립플롭 출력식을 작성한다.(I) JK 플립플롭 출력식을 작성하고 이해를 하지 못했다면 (J) JK 플립플롭을 복습하고 이해를 하였다면 (K) 논리회로도를 구상 ... 한다.(J) JK 플립플롭을 복습해보고 이해를 하지 못했다면 (J) 다시 JK 플립플롭을 복습하고 이해를 했다면 (K) 논리회로도를 구상한다.(K) 논리회로도를 구상하고 이해를 하지 못

리포트 | 12페이지 | 1,500원 | 등록일 2021.08.17 | 수정일 2022.05.04

다운로드 장바구니
실험 1 프로젝트 - 전화번호 입력

로 돌아간다.2. 각 동작부 설명(1) 전원부먼저 전원부는 7805 레귤레이터를 사용해서 9V를 5V로 전환시켜준다. 캐패시터 0.33μF, 0.1μF를 그림과 같이 7805 ... 레귤레이터 기준 각 Input, Output 방향으로 연결시켜 주었고, 10μF를 Output에 더 추가로 연결시켜주었다. 7805에는 방열판이 사용되었다. 결과적으로 Output ... 이 회로판의 VCC 역할을 한다. 그리고 스위치는 그림과 같이 생겼는데, 테스트기로 확인해보니 스위치 옮김에 따라 전류가 통하는 길이 좌우 2개씩(가운데 중복) 달랐다. 그래서 전원

리포트 | 10페이지 | 3,000원 | 등록일 2020.10.14

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 7주차 결과레포트 (A+자료) - Counter, State Machine, State Diagram

디지털논리회로실험 7주차 실험 보고서목적- Counter의 구조와 동작 원리를 이해한다. (비동기/동기 counters)- State machine을 분석하고 설계할 수 있 ... 2-1의 회로를 구현한다.BTN_0를 high로 유지한 상태에서, display는 0->F->E->D->C->B->A->9->8…->1->0->F를 반복했다. 즉 1111 ... 소자의 table은 위와 같다. 즉 JK가 00이면 이전의 상태를 유지하고, JK가 11이면 toggle된다. 그림2-1의 회로에서 BTN_0이 high로 유지될 때, CLK

리포트 | 28페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
판매자 표지

부산대 응전실1 4주차 예비보고서(A/D, D/A 변환기)

추가적인 게이트를 가지고 있습니다. 이 카운터는 내부적으로 JK Flipflop을 이용하여 2분주, 5분주 회로로 나뉘어져 있습니다. 2분주에서는 JK Flipflop이 1개가 사용 ... 화(Qunatizing), 부호화한 것을 말합니다. 즉 이진 디지털 신호(디지털 데이터)로 변환시키는 과정을 말합니다. 디지털 데이터는 등간격인 불연속 데이터를 아날로그 데이터는 크기가 연속 ... 화는 신호처리가 용이한 디지털 코드 형태로 변환하는 과정을 말합니다. A/D 컨버터는 아날로그 신호의 진폭을 이산적인 주기로 추출하여, 부호로 표시된 디지털 신호로 변환합니다. A

리포트 | 9페이지 | 1,500원 | 등록일 2022.04.13

다운로드 장바구니
판매자 표지

[A+보고서] 회로실험 쉬프터 레지스터 예비보고서

는 플립플롭이다.(2) 쉬프트 레지스터- 순차적인 논리회로 형태로, 주로 디지털 데이터를 저장. 또한, 직렬로 연결된 둘 이상의 플립플롭이 매 클럭 마다 n 단계의 출력은 n+1 ... ,} ````````K _{a} =Q _{Bn}이 되 며 과 같은 회로를 얻을 수 있다. 4비트 우 쉬프트 레지스터 JK플립플롭 4비트 우 쉬프트 레지스터tntn+14비트 우쉬프트 ... 시간의 클럭이 1 혹은 0으로 유지되는 비교적 긴 시간이 걸린다. 따라서 고속동작에 유리하다. 기억소자가 인에이블시 한 개의 상태변화로 제한하기 위하여 F/F와 같은 비통과 기억회로

리포트 | 7페이지 | 1,500원 | 등록일 2022.12.24

다운로드 장바구니

이전10개12 3 4 5 6 7 8 다음10개

파워링크

신청하기