"논리설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

조사설계 단계 verilog 자기소개서 vhdl FPGA 게임 실험12 멀티플렉서 사조사 2급 필기 정보처리기사 논리회로설계

판매자 표지는 다운로드시 포함되지 않습니다.

"논리설계" 검색결과 1-20 / 27,512건

논리회로설계 FSM 설계

논리회로설계 실험 예비보고서 #8실험 8. FSM 설계1. 실험 목표순차회로의 응용회로인 FSM의 종류와 디지털 시스템에서 생기는 오류들인 glitch, chattering ... State Machine의 약자로 유한 상태 기계 또는 유한 오토마톤으로 불린다. 컴퓨터 프로그램과 전자 논리 회로를 설계하는데 쓰이는 수학적 모델이며 간단히 상태 기계라고 부르 ... 과 해결법인 debouncing에 대해 학습하여 동작원리와 각각의 특성을 알고, 이를 바탕으로 무어머신을 사용한 커피 자판기를 설계해본다.2. 예비 이론(1) FSM- Finite

리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
반도체 광증폭기를 이용한 다기능 전광 논리 소자의 설계 및 측정

한국광학회 손창완, 윤태훈, 김상헌, 전영민, 변영태, 이석, 우덕하, 김선호

논문 | 5페이지 | 무료 | 등록일 2025.05.07 | 수정일 2025.05.17

다운로드
3치 논리 게이트를 이용한 3치 순차 논리 회로 설계 (The Design of the Ternary Sequential Logic Circuit Using Ternary Logic Gates)

대한전자공학회 윤병희, 최영희, 김흥수, 李哲雨

논문 | 11페이지 | 무료 | 등록일 2025.07.11 | 수정일 2025.07.19

다운로드
교육용 디지털 논리회로 시뮬레이터 설계 및 구현 (Design & Implementation of an Educational Digital Logic)

한국컴퓨터교육학회 김은주, 류승필

논문 | 14페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
논리회로설계 실험 기본게이트 설계

논리회로설계 실험 예비보고서 #1실험 1. 기본게이트 설계1. 실험 목표CPLD와 FPGA에 대해 알아보고 그의 활용을 알아본다. 또한 전기전자 논리회로 교과목의 기초지식 ... 과 Xilinx tool을 사용하여 VHDL언어를 통해 기본적인 논리회로인 AND OR 게이트의 논리회로를 설계하고 진리표를 통하여 각 기본 게이트들의 동작적 모델링과 자료 흐름 모델링 ... 방법으로 설계하고 그에 따른 파형으로 설계한 결과를 확인한다.2. 예비 이론(1) CPLD, FPGA란?1) CPLD(Complex Programmable Logic Device

리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
논리회로실험 카운터 설계

논리회로설계 실험 예비보고서 #7실험 7. 카운터 설계1. 실험 목표순차회로의 응용회로인 카운터에 대해 종류와 각각의 기능에 대해 학습하여 동작원리와 각각의 동작 특성을 알 ... 을 동시에 동작시킨다.- 순차 논리회로의 설계에 따라 설계할 수 있다.- 카운터의 동작 시 전파지연시간이 없다.- 아래의 그림은 4비트 mod - 16 리플 카운터의 논리회로도 이 ... 고, 이를 바탕으로 8비트 비동기식 업카운트와 8비트 동기식 다운카운트를 설계를 해본다.2. 예비 이론(1) 카운터- 계수기라고도 불리며 반복해서 일어나는 현상의 수를 셈하는 장치

리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
상품 온톨로지 저장을 위한 관계형 데이터베이스 논리적 설계 (Logical Design of Product Ontology in Relational Databases)

한국전자거래학회 이현자, 심준호

논문 | 12페이지 | 무료 | 등록일 2025.03.02 | 수정일 2025.03.06

다운로드
논리회로설계실험 3주차 Adder 설계

keleton code를 참고하여 서로 다른 방식으로 구현한다. 다음으로 구현한 1-bit full adder를 이용하여 4-bit adder를 설계한다. 구현한 두 adder ... -bit adder 4개를 이어 붙여 설계할 수 있다. 첫번째 full adder에 input으로 A0, B0, C0를 받고 output으로 나온 S0과 C1중에서 C1은 다음에 연결 ... 하는 과정에서 논리회로의 기본 개념인 1-bit adder와 4-bit adder에 대해 더욱 깊이 이해할 수 있었고, 이러한 부분에서 실습의 의의가 있다.

리포트 | 8페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
논리회로설계실험 8주차 register 설계

(Structural modeling)8-bit shift register도 마찬가지로 1-bit register를 이용하여 structural modeling으로 설계할 것이다. 위의 그림은 8 ... = 1이므로 Reset이 일어나 00000000이 출력됨을 확인할 수 있었다. 또한 behavioral modeling과 직접 설계한 structural modeling의 그래프 ... modeling으로 8-bit register와 8-bit shift register를 설계하였다. 이때 강의시간에 배운 1-bit register를 이용하여 구현할 수 있었다.또한 설계

리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
논리회로설계실험 5주차 Encoder 설계

었다. 마지막으로 simulation을 이용하여 출력 파형을 분석해보면서 4:2 Priority encoder의 이론과 실제 결과값과 일치함을 알 수 있었다. 이러한 과정에서 논리회로설계에서 중요한 Encoder에 대해 더욱 깊게 이해할 수 있었다. ... map을 그린 뒤 Boolean expression을 구하였다. 이를 이용하여 behavioral, dataflow, gate-level modeling으로 직접 설계해 보 ... 았다. 마지막으로 설계한 module을 testbench code를 이용하여 Modelsim의 simulation을 이용하여 wave를 확인하였다. Behavioral model

리포트 | 6페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
논리회로설계실험 4주차 MUX 설계

1) Objective of the Experiment(실험 목적)이번 실험의 목적은 4:1 MUX와 1:4 DEMUX를 강의 시간에 배운 2:1 MUX와 1:2 DEMUX의 modeling 방법과 skeleton code를 참고하여 구현하는 것이다. 이때 구현은 세가..

리포트 | 8페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
[논리회로설계실험]VHDL을 활용한 CLOCK설계

있다. 스탑워치, 카운터, 날짜표시등 우리의 일상에서 흔히 볼 수 있는 것들이 어떻게 논리회로적으로 코딩되고, 알고리즘화 되는지 알 수 있었다. 실습에서 이용한 Rov-Lab ... :00:00으로 초기화 되어서 나타나는 것으로 보인다.2)Algorithm 설명 및 이해이번 실습에서는 자일링스의 사용법을 바탕으로 clock을 설계해보았다. 5개의 process

리포트 | 12페이지 | 2,000원 | 등록일 2021.06.26

다운로드 장바구니
[논리회로설계실험]VHDL을 활용한 LCD설계

tate를 설정하는 process로, 실습에서는 43개의 state를 이용한다. 조건문에서 86개의 state가 돌아가도록 설계 한후, 비트수를 한자리 줄여 43개의 state

리포트 | 7페이지 | 2,000원 | 등록일 2021.06.26

다운로드 장바구니
[논리회로설계실험]VHDL을 활용한 Calculator 설계

_file배열의 값을 매칭시켜준다. 추가적으로, 각 state마다, 다음 state값도 지정하여 준다.4)References및 확장방향Calculator 설계를 통해, 연산하는 방법

리포트 | 17페이지 | 2,000원 | 등록일 2021.06.26

다운로드 장바구니
논리회로설계실험 7주차 Flip flop 설계

하여 구현하였다. 마지막으로 testbench code를 작성하여 직접 설계한 두가지의 flip flop이 정상적으로 작동하는지 Modelsim의 simulation을 이용하여 파형 ... 점이 있었다. 이를 반영하여 코드를 작성해 주었다. 마지막으로는 testbench 코드를 작성하여 Modelsim의 simulation 기능을 이용해 설계한 flip flop ... 이 정상 작동함을 확인하였다.이 과정에서 CLK edge에서만 작동해야 하는 flip flop의 특성으로 인해 기존 Combinational Circuit을 설계할 때 사용

리포트 | 6페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
논리회로설계실험 9주차 counter설계

가 되므로 값이 변하게 된다. 이런 작동이 반복되어 D flip flop을 이용한 ripple counter 설계가 가능한 것이다.2.2) Ripple counter (JK flip ... 하여 ripple counter를 쉽게 구현할 수 있다.2.3) Ring counter (D flip flop)D flip flop을 이용하여 설계한 Ring counter의 sc ... 를 설계하는 코드에서 RESET = 1임에도 불구하고 이전 값인 0100을 그대로 출력하는 문제점을 해결하기 위해 D flip flop의 always 구문 코드를 수정

리포트 | 6페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
논리회로설계실험 2주차 XNOR gate 설계

의 Truth Table과 일치함을 확인할 수 있다.과제 조건에서 언급하였듯, AND, OR, NOR gate만을 사용하여 설계할 수 있다. AA’와 A’B’를 구현하기 위한 AND ... expression을 이용하여 과제 조건에 맞게 AND, OR, NOR gate만을 활용하여 XNOR gate를 구현할 수 있다.위의 그림과 같이 2 level AND OR gate로 설계 ... , NOT gate를 이용하여 설계하는 방법이다. XNOR gate의 Boolean expression은 AB + A’B’ 이므로, input a와 b를 각각 not_gate

리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
논리회로설계실험 6주차 D Latch 설계

의 개념, Sequential Logic인 Latch가 메모리 소자로 활용될 수 있는 가능성을 볼 수 있었다. 또한 설계한 4가지 방법이 정상적으로 작동하는지 testbench코드 ... 도 직접 작성하고 simulation을 하는 과정을 가졌다. 결과적으로 설계한 D Latch의 4가지 다른 모델링의 파형이 일치하는 것을 확인하였으며, 정상적으로 작동함을 알 수 있

리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
디지털 논리회로2 설계과제

디지털 논리회로2 설계과제 레포트*** 교수님*분반 전자전기공학부321***** ***목차알고리즘 분석 및 시스템 블록 설계ASMD Chart제어기 설계DataPath 설계 ... 알고리즘 분석 및 시스템 블록 설계Start = 0 이면 초기상태에서 정지, Start = 1 이면 시스템이 동작한다.피제수(Dividend)를 Z2 , 제수(Divisor)를 A ... 을 나머지, 최종 비교의 결과가 Z2에 업데이트되며 이것을 몫이라고 한다.ASMD Chart제어기 설계에서 [S_idle, S_1, S-2] 순서로 MUX1 = [0 , 1 , 0

리포트 | 5페이지 | 2,500원 | 등록일 2021.11.17

다운로드 장바구니
논리회로실험 순차회로 설계

논리회로설계 실험 예비보고서 #6실험 6. 순차회로 설계1. 실험 목표순차회로의 기본 회로인 Latch와 Flip ? Flop, 레지스터에 대해 학습하고, 플립플롭 중 하나인 ... 을 확인 할 수 있었다.- 실험 2. 레지스터를 설계하시오.(1) D FF 4개를 가지는 병렬 레지스터 회로도1) schematic 방법을 사용한 회로도? 논리기호인 FDCE ... 를 해보았다. 또한 D FF를 사용해서 4bit 병렬 레지스터와 시프트 레지스터를 설계하였다. 병렬 레지스터에서 이제까지의 설계는 우리가 논리기호를 만들어서 사용하였지만 4 bit

리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기