"고속Adder 설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

16 bit CLA booth encoding 디지털 TTL IC ALU

판매자 표지는 다운로드시 포함되지 않습니다.

"고속Adder 설계" 검색결과 1-20 / 47건

고속 다이나믹 십진 가산기 설계 (High-Speed Dynamic Decimal Adder Design)

대한전자공학회 유영갑, 김용대, 최종화

논문 | 7페이지 | 무료 | 등록일 2025.05.05 | 수정일 2025.05.16

다운로드
선행 제로 예측기를 이용한 고속 연산 십진 부동소수점가산기 설계 (Design of Decimal Floating-Point Adder for High Speed Operation with Leading Zero Anticipator)

한국정보통신학회 윤형기, 문대철

논문 | 7페이지 | 무료 | 등록일 2025.06.02 | 수정일 2025.06.05

다운로드
0.18㎛ CMOS 공정을 이용한 새로운 고속 1-비트 전가산기 회로설계 (A New Design of High-Speed 1-Bit Full Adder Cell Using 0.18㎛ CMOS Process)

한국전기전자학회 김영운, 서해준, 조태원

논문 | 7페이지 | 무료 | 등록일 2025.06.16 | 수정일 2025.06.17

다운로드
고속 Adder 설계/ 베릴로그

디지틀시스템설계 및 실습 5 2012. 11. 5~< 고속 Adder 설계 >>** 모듈 5 슬라이드를 참조하여 다음과 같이 단계적으로 adder를 설계한다.1. 1비트 full ... adder를 설계한다. : FA12. 4비트 Ripple Carry Adder를 설계한다. (슬라이드 10쪽) : RCA43. RCA4에 대한 Timing Analyzer를 실행 ... 하여 LE 사용개수와 최대지연시간을 기록한다.4. 4개의 RCA4를 사용하여 16비트 Ripple Carry Adder를 설계한다. : RCA165. RCA16에 대한 Timing

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2013.12.05

다운로드 장바구니
[VerilogHDL] CLA(Carry Look ahead Adder)를 이용한 16bit 고속 가산기 설계

디지털설계CLA(Carry Look ahead Adder)를 이용한 16bit 고속 가산기 설계■ RCA(Ripple Carry Adder)? 여러 bit를 가지는 두 수를 더 ... Look ahead Adder■ 16bit Carry Look ahead adder 설계? 기존 4bit CLA를 4개 조합하는 형태로 설계한다.? 각각의 4bit adder ... 하는 방식으로구조는 간단한 반면 bit의 개수가 많아질수록 속도가 느려지는 단점이 있다.그림1. 4bit Binary Parallel Adder■ CLA(Carry Look

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,500원 | 등록일 2013.05.25

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+

UNIT PRICE가 최저이고, 고집적도와 고성능화를 달성하여 고속, 저전력 IC 개발이 가능하다. 또한 독자적 설계에 의한 회로의 KNOW-HOW, 장치의 KNOW-HOW에 대한 ... 000010100111(2) [실습 2] Single-bit half Adder 설계LogicPin 설계한 Half Adder의 동작을 확인하는 모습 (위에서부터 차례로 입력 AB의 값 ... *************101(3) [실습 3] Single-bit Full Adder 설계LogicPin 설계한 Single-bit Full Adder의 동작을 확인하는 모습 (위에서부터 차례로 입력

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15

다운로드 장바구니
전전설2 실험2 예비보고서

에 나와있는대로 로직을 설계하고, a,b,x에 알맞은 핀을 연결해준다.[실습 2]: Single-bit half Adder 설계교안에 나와있는대로 half adder를 설계한다. A ... LED9를 연결한다.[실습 3]: 이번에는 앞에서 설계했던 half_adder 를 이용하여 다음과 같이 1-bit Full adder를 schematic design 한다.교안에 나와 ... 있는대로 half adder를 심볼로 만들어 1-bit full adder를 설계한다. A에는 핀번호가 63인 Button SW1를 연결하고, B에는 핀번호가 67인 Button

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2022.11.30

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(예비) / 2021년도(대면) / A+

UNIT PRICE가 최저이고, 고집적도와 고성능화를 달성하여 고속, 저전력 IC 개발이 가능하다. 또한 독자적 설계에 의한 회로의 KNOW-HOW, 장치의 KNOW-HOW에 대한 기밀 ... 하여 디지털 회로를 디자인 하기에 앞서 Schematic 설계를 수행해 본다. Schematic 설계는 ISE가 제공하는 여러가지 종류의 logic gate 심볼을 직접 불러와서 배치 ... 하고 연결함으로써 디지털 회로를 디자인하고, Schematic 방식으로 설계한 logic을 최종적으로 FPGA Device Configuration까지 수행해서 동작을 확인한다.나

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
판매자 표지

서울대학교 일반대학원 전기정보공학부 연구계획서

알고리즘 연구, 레지스터 할당 - 계층적 축소 접근법 연구, 집적 회로 및 시스템의 컴퓨터 지원 설계에 관한 IEEE 트랜잭션 연구, Carry-Save-Adder 셀을 사용 ... 및 시스템의 컴퓨터 지원 설계에 관한 IEEE 트랜잭션 연구, 데이터 경로 합성에서 멀티포트 메모리 할당 문제에 대한 새로운 접근 방식 연구, 증분 데이터 경로 합성을 위한 통합 ... 한 회로 최적화 연구, 테스트 가능성 향상을 위한 디지털 시스템의 단계적 개선 합성 연구, 고속 회로를 위한 최적의 비트 수준 산술 최적화 연구 등을 하고 싶습니다.저는 또한 산술 회로

자기소개서 | 2페이지 | 3,800원 | 등록일 2023.04.16

다운로드 장바구니
판매자 표지

인하대 VLSI 설계 Microprocessor 프로젝트 결과보고서

(Resister): CPU 내부의 기억장치로 ALU의 연산 결과를 임시로 저장하는 공간이다. 고속으로 데이터에 접근하고 이를 처리할 수 있으며 외부 메모리는 Address로 구별하지 ... & Layout1.2이여야 된다. 따라서 Pass Tr의 크기를 1, Latch NMOS의 크기를 2로 설계하였다. 또한, Latch 구조에 1이 저장되어 있을 때 0으로 data를 쓰 ... L.■ ALU Layout, Netlist, Simulation 결과 및 분석Full adder layout 4개를 이어 Ripple carry adder를 만들어 준다. 위 내용

리포트 | 52페이지 | 3,000원 | 등록일 2023.03.15 | 수정일 2023.05.10

다운로드 장바구니
컴퓨터활용능력 컴퓨터일반 2022 개정

된다. 시스템 소프트웨어는 응용 소프트웨어를 실행하기 위한 플랫폼을 제공하고, 컴퓨터 하드웨어를 동작, 접근할 수 있도록 설계된 소프트웨어로 컴퓨터 시스템의 운영을 위한 모든 컴퓨터 소프트 ... (Shift), 연산 등 다양한 실제적 연산을 수행한다.가산기(Adder) : 2진수 덧셈을 수행하는 회로보수기(Complementer) : 뺄셈을 수행하기 위하여 입력된 값 ... 된 집적회로를 의미한다. 설계방식(명령어구성방식)에 따라 RISC와 CISC로 분류할 수 있다.RISC : 단순 명령어 세트를 지원하는 프로세서로 명령어 길이가 모두 동일하며 종류

Non-Ai HUMAN
| 시험자료 | 39페이지 | 3,000원 | 등록일 2022.01.31

다운로드 장바구니
정보처리 산업기사 필기 족보

하는 속성 사이에는 순서가 없다.도메인관계 데이터 모델에서 Attribute가 취할 수 있는 값들의 집합을 의미데이터베이스 설계단계 - 논리적 설계단계논리적 데이터 모델로 변환트랜잭션 ... 인터페이스 설계개념스키마의 평가 및 정제데이터베이스 설계단계 - 물리적 설계단계저장 레코드 양식설계레코드 집중분석 및 설계접근 경로 설계물리적 설계옵션 고려사항① 반응시간 ... 를 1로 설정하기 위해서 사용되는 논리게이트XOR 게이트전가산기(Full Adder)의 합(Sum)의 출력을 얻는 논리회로채널(Channel)입출력장치와 CPU 사이에 존재

Non-Ai HUMAN
| 시험자료 | 5페이지 | 5,000원 | 등록일 2020.12.01

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (1) TTL Gates Lab on Breadboard

설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론(03)2.1. TTL (03)2.2. OR Gate ... (03)2.3. XOR Gate (04)2.4. Adder (06)Ⅱ. 본론 (08)1. 실험 장비 (08)2. 실험 방법 (10)2.1. OR Gate (10)2.2. XOR ... Gate (10)2.3. Half Adder (11)2.4. Full Adder (11)3. 실험 결과 (12)3.1. OR Gate (12)3.2. XOR Gate (13)3.3

Non-Ai HUMAN
| 리포트 | 19페이지 | 2,000원 | 등록일 2019.10.06 | 수정일 2021.04.29

다운로드 장바구니
인하대학교 디지털시스템설계 project (verilog)24bit Booth multiplier design

1. 서론최근 IoT 및 다양한 멀티미디어의 응용에 관련하여 빠른 성능의 processor가 요구되기 때문에 고속의 곱셈기의 설계에 대한 요구도 증가하고 있는 추세이다. 본 ... 프로젝트는 Booth’s algorism과 Pipeline, Wallace tree 등을 이용하여 빠른 곱셈기를 설계하는 데 의미를 둔다. 본 프로젝트에서 사용할 이론은 Booth's ... encoder(Radix-4), Wallace tree, Carry Save Array(이하 CSA), Carry Lookahead Adder(이하 CLA), Pipeline이

Non-Ai HUMAN
| 리포트 | 53페이지 | 5,400원 | 등록일 2017.01.06

다운로드 장바구니
서울시립대학교 전전설2 1주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

40003 - 1530200초기의 표준 제품74HC2 - 6102374시리즈와 핀 배치 호환74AC2 - 5.58.540HC를 고속으로 동작하게 함74LVX2 - 3.612203.3V ... 전용74LCX2 - 3.66.5103.3V전용 고속 제품74VCX1.8 - 3.62.5202.0V대응시모스 입출력 전압 (V)Hi 레벨 입력 전압 : 0.7×VccLow 레벨 입력 ... 의 연산이 불가능하다. 1-bit half adder HYPERLINK \l "주석6"[6](6) 전가산기반가산기의 형태에서 입력이 한 개 더 추가된 형태이다.이 모델은 간단하게 3개

Non-Ai HUMAN
| 리포트 | 26페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
[컴퓨터의이해] 1) 컴퓨터의 입력장치, 출력장치, 중앙처리장치, 기억장치 설명 2) 2종류 이상의 2차원 바코드에 대해 설명하고, 2차원바코드의 사용 사례, QR코드

장치를 포함하기도 한다.- 설계 방식에 따라 CISC 방식과 RISC 방식으로 구분한다.① 레지스터(Register)- 연산이나 제어에 필요한 데이터를 저장하는 CPU 내의 고속 ... 이 담당한다.- 연산장치가 수행하는 연산에는 산술연산과 논리연산이 있다.- 연산장치의 구성에는 가산기(Adder), 누산기(Accumulator), 보수기, 상태 레지스터(Status

Non-Ai HUMAN
| 방송통신대 | 15페이지 | 5,000원 | 등록일 2018.03.30

다운로드 장바구니
서강대학교 디지털회로설계 설계1 16bit CLA

을 익힌다.3. 목표 및 기준 설정1) 설계 목표빠른 carry 처리를 통해 고속 연산을 가능하게 하는 Carry Lookahead Adder를 설계한다. 이때 덧셈기는 16-비트의 입력 ... 1. 제목 : 고속 동작 덧셈기 설계 2. 목적 ● 고속 동작 덧셈기의 설계를 통해 덧셈 과정에 있어서 carry의 역할을 이해하고 carry 처리 방법에 따른 여러 가지 덧셈기 ... 구조들을 익히며 조합회로의 설계 흐름을 숙지한다. 또한 VHDL을 사용해 덧셈기를 설계함으로써 VHDL의 코딩 방법을 익히고 동작 확인 과정을 통해 시뮬레이션 툴의 사용법

Non-Ai HUMAN
| 리포트 | 13페이지 | 2,500원 | 등록일 2013.04.12 | 수정일 2014.01.03

다운로드 장바구니
[디지털논리회로] 프로젝트 - 고속 동작 덧셈기 설계

시뮬레이션 툴의 사용법을 익힌다.3. 설계 내용1) 설계 목표빠른 carry 처리를 통해 고속 연산을 가능하게 하는 Carry Lookahead Adder를 설계한다. 이때 덧셈 ... 디지털회로설계프로젝트 #21. 제목- 고속 동작 덧셈기 설계2. 설계 목적- 고속 동작 덧셈기의 설계를 통해 덧셈 과정에 있어서 carry의 역할을 이해하고 carry 처리 방법 ... 에 따른 여러 가지 덧셈기 구조들을 익히며 조합회로의 설계 흐름을 숙지한다. 또한 VHDL을 사용해 덧셈기를 설계함으로써 VHDL의 코딩 방법을 익히고 동작 확인 과정을 통해

Non-Ai HUMAN
| 리포트 | 19페이지 | 1,000원 | 등록일 2014.05.06

다운로드 장바구니
서강대학교 디지털논리회로실험 8주차결과

Multiplier Design2. 실험 목적● 4 bit 곱셈기를 설계한다.● 설계한 곱셈기를 구현하여 동작을 확인한다.3. 실험 내용 및 결과분석① 구조설계● Multiplier의 구조 ... 게끔 summation을 수행한다. 이 때 Adder를 통과한 값들이 shift register를 통해 한 자리씩 Shift되어 더해지므로 원하는 결과값을 얻을 수 있게 해준다 ... hift-and-add multiplier를 설계하기 위하여 전체 Block을 Control Unit과 Data Unit으로 나누었다. Control Unit에서 Control

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
디지털 회로설계 고속 동작 덧셈기 설계

1. 제목 : 고속 동작 덧셈기 설계2. 설계 목적고속 동작 덧셈기의 설계를 통해 덧셈 과정에 있어서 carry의 역할을 이해하고 carry 처리 방법에 따른 여러 가지 덧셈기 ... 을 익히고 동작 확인 과정을 통해 simulation tool의 사용법을 익힌다.3. 설계 내용빠른 carry 처리를 통해 고속 연산을 가능하게 하는 Carry Lookahead ... 구조들을 익히며(여기서는 CLA, CSA) combinational circuit의 설계 흐름을 숙지한다. 또한 VHDL을 사용해 덧셈기를 설계함으로써 VHDL의 coding 방법

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2013.02.11

다운로드 장바구니

이전10개12 3 다음10개

파워링크

신청하기